速度：電路可以跑多少MHz的時鐘頻率，一般來說，速度越快，能處理的數據量就越多，性能越好。

 

面積：電路的物理實現需要占用硅片的面積，占用的面積越小，成本越低。

 

功耗：電路工作所消耗的能量，功耗越低，芯片越省電，發熱量 也越低，能耗低，環保。

 

書本上說，速度、面積、功耗是互相牽制的，在相同的制造工藝（制程）條件下，一般來說，速度越快，晶體管尺寸越大，面積就越大，功耗也越高。

 

為了降低功耗，可以降低芯片的工作速度，讓時鐘的跳變頻率變慢。

 

為了降低成本，減小芯片面積，可以采用面積比較小(W比較小)的晶體管，由于電流和W成正比，因此面積減小，速度會變慢。（為了即減小面積，同時提高速度，則必須讓L變小，也就是提升制程，65nm換成45nm，45nm換成28nm等等）

為了提高速度，我們需要加大充電電流，加大電流，必然導致功耗增加。（為了不增加電流而提高速度，必須減少電容，或者降低充電電壓，這兩個動作也是靠工藝水平的提升來實現，比如45nm換成28nm工藝）

 

請大家注意，上面的速度、面積、功耗的折中和互相牽制是建立在相同制程，相同的IP Vendor，以及相同的電路條件下。我想要提醒的是，如果不滿足這3個條件，這3個因素可能不是折中的關系，有可能會出現速度慢，面積大，功耗也高的情況。說明如下：

 

1 ）在相同的工藝制程，相同的IP Vendor(包括相同的標準單元)條件下，同一個功能，不同的電路實現方案，有可能會出現方案A比方案B面積大，速度慢，功耗高。舉例說明：

 

 

方案A：

 

上面的電路，功能一模一樣，都實現了時鐘6分頻。方案A的使用了加法， 方案B采用了循環移位。很明顯，

 

# 加法比移位的邏輯電路多，方案A的面積比方案B大；

 

# 加法需要的邏輯路徑長，因此方案A的最快工作頻率低于方案B

 

# 方案B邏輯少，數據變化產生的節點電壓變化少，并且，方案B類似格雷碼，觸發器的跳變次數也比方案A要少，因此方案B的功耗小。

 

 

因此，在實際電路設計中，不要僅僅考慮功能實現，需要多想想是否有更好的解決方案，讓面積，速度，功耗表現更佳；優秀的工程師和平庸的工程師設計出來的產品會有巨大的差異，競爭力體現在人才的智慧上，聰明的大腦在芯片設計中至關重要。我們每個設計工程師都要力爭成為智慧的工程師。

 

2）同樣的數字電路，選擇不同的標準單元庫，有可能會出現標準單元庫A的實現， 比標準單元庫B的實現面積大，功耗大，速度也慢。可以參考上面的解釋，因為不同的標準單元庫是不同的人設計出來的，也有聰明和平庸之分。即使同一個 Vendor的不同標準單元庫，也可能會發現新的改進庫比原來的面積，速度，功耗都要優。模擬IP也如此，不同的Vendor有差異。 由于IP 庫的差異，對設計工程師提出了更多要求，要求芯片設計者能夠甄別比較優秀的IP，從而提升產品的整體競爭力。IP如果選擇了比較平庸的，將來產品的競爭力 就會大打折扣。