【導(dǎo)讀】buck電路是初學(xué)電路設(shè)計(jì)最常接觸，也是最容易上手的電路。設(shè)計(jì)過程中難免會遇到各種問題。其中buck電路尖峰過大，下管尖峰高就是其中最關(guān)鍵的問題。本文主要針對buck電路尖峰過大的問題，對解決方案進(jìn)行了詳解。希望能對初學(xué)者有所幫助。
圖1
首先讓我們先來看例子，圖1只是用來說明拓?fù)洌瑓?shù)請不要作為參考。圖2為測試圖片，其中黃色通道為下管應(yīng)力，綠色的為上管開通的時刻，尖峰隨功率的增加而增加。 
圖2
現(xiàn)在能驗(yàn)證的是10Ω+1nF的RC吸收對尖峰基本不起作用，改變下管的驅(qū)動電阻沒有作用，只有把上管的驅(qū)動電阻增加到100Ω，下管的尖峰才會有所減少，在功率部分，電壓尖峰和PCB布局有很大關(guān)系。畫出把兩個功率回路就能非常清晰的看到。這里指的是需要考慮功率回路的雜散電感等參數(shù)的影響。還有一個就是需要考慮上下MOSFET驅(qū)動直通的風(fēng)險。對于上管的DS上升過快，對下管驅(qū)動造成的干擾，如果沒有超過下管gs開通門限是沒有問題的。增加死區(qū)并不會減少干擾，只減慢關(guān)斷速度，或者對尖峰進(jìn)行鉗位增加死區(qū)時間是沒有用的，通過硬件調(diào)節(jié)電容把死區(qū)時間由原來的1uS增加到2.5us，帶來的只是一個震蕩，尖峰并沒有減小的趨勢，這個震蕩有辦法消除嘛？圖3是下管的對應(yīng)的GS和DS。
圖3
增加上管的驅(qū)動電阻，要80Ω以上，DS上升時間要達(dá)到3us左右，對應(yīng)的下管尖峰才會有明顯改善，但損耗會變得較大。同時驅(qū)動電阻加大，關(guān)斷速度變慢，從而使DI/DT變小，由寄生電感導(dǎo)致的電壓尖峰也自然變小。不過驅(qū)動電阻增加，效率會有所降低，所以需要特別關(guān)注管子的熱問題。 可以看到硬件調(diào)節(jié)電容是并在下管的G極上，這個電容要并在上管上才有消除尖峰的作用。實(shí)際上加電容實(shí)現(xiàn)的是移相，一邊死區(qū)大了另一邊的直通也大了所有最好還是通過軟件調(diào)真正的死區(qū)，最終要實(shí)現(xiàn)的是下管先關(guān)斷并延遲1-3us后上管再開啟。
總的來說，Buck續(xù)流管存在的這種尖峰問題可以通過以下三個方法來解決。第一、可通過并聯(lián)TVS管解決（簡單有效，但是要犧牲效率）；第二、可通過加有源吸收的方式解決（線路要復(fù)雜一點(diǎn)，但基本不會犧牲效率）。第三、加RCD無源吸收（簡單，但參數(shù)需要優(yōu)化）。
從效果和成本上來看，方法一最簡單省事，方法二效果最好，方法三最便宜。
本質(zhì)上這個尖峰是上管source到續(xù)流管之間的雜散電感L,與續(xù)流管ds之間的雜散電容C，還有上管的導(dǎo)通電阻R，產(chǎn)生的RLC諧振，阻尼系數(shù)為ξ＝0.5*R*√C/L，當(dāng)阻尼系數(shù)ξ＜0.01時，那個尖峰的峰值接近輸入電壓的兩倍，從RLC入手，朝阻尼系數(shù)增大的方向努力，比如增大R,減小L,增大C（改善布局，續(xù)流管并電容，換導(dǎo)通電阻大一點(diǎn)的上管）。
其實(shí)只要尖峰電壓不超過管子的安全電壓，就是安全的，但EMI就會較差。
本篇文章介紹了buck電路中的電路尖峰問題解決，并通過舉例的方式幫助廣大讀者進(jìn)行理解。希望大家在閱讀過本篇文章之后能夠有所收獲，運(yùn)用文章中的知識去解決實(shí)際中遇到的問題。
相關(guān)閱讀：
buck電路的電感怎么計(jì)算？讓燒腦專家告訴你
淺談buck電路占空比與輸出電流有何關(guān)聯(lián)？
獨(dú)家分析：解說buck電路中的電感過大原因及應(yīng)對方案
