一般電壓都很低，目前常用的FPGA都在1.2V左右。為FPGA的內部各種邏輯供電，電流從幾百毫安到幾安不等，具體取決于內部邏輯的工作時鐘速率以及所占用的邏輯資源。對于這個電源來說，負載時一個高度容性阻抗，對電源的瞬態(tài)響應要求很高，而且由于驅動電壓低工作電流大，對PCB的布線電阻非常敏感，需要特別注意走線寬度，盡可能減少布線電阻帶來的損耗。
 
2.Vcco I/O驅動電源

FPGA經常要與多種不同電平接口的芯片通信，所以通常都會支持非常多的電平標準。Vcco就是為FPGA的I/O驅動邏輯供電。不同的電平標準需要不同的I/O電壓來對應，具體可以參見FPGA的相關芯片手冊，比如Xilinx Spartan6系列，就應該查詢Xilinx官方文檔，編號ds162.pdf，在page7 table7 Recommended Operating Conditions for User I/Os Using Single-Ended Standards有詳細說明。另外FPGA為了同時能和多種不同的電平標準接口芯片通信，Vcco通常以BANK為界，互相之間相互獨立，也就是說在一顆FPGA芯片上同時存在幾種不同的I/O電壓。當然同一個BANK只能存在1種I/O電壓。
 
3.Vccaux 輔助電源

FPGA并不是一個單純的數(shù)字邏輯芯片，內部也帶有一些模擬組件，比如Xilinx的DCM數(shù)字時鐘管理組件，這些模擬類的組件對電源的電源抑制比（PSRR）也就是電源噪聲，或者說電源紋波非常敏感，所以通常會用一個獨立的供電電源。這個電源的電流需求一般都不大，但對電源的噪聲容忍度很低。所以應該盡可能的提高其電源純凈度。比如不直接用開關電源供電，先使用LDO穩(wěn)壓后再供給Vccaux。另外Vccaux還給部分的I/O供電,比如功能選擇引腳,JTAG等,具體還得參考芯片手冊的電源相關說明。

既然有這么多電源需求，那么電源設計的時候就不得不考慮電源設計方面的一些問題了。

 為 FPGA 供電時需要考慮若干電源設計方面的問題：

1.增加了輸出電壓軌數(shù)量

2.需要為電軌設置設定點精度

3.需要優(yōu)化設計中的無源板面布局才能實現(xiàn)極低的紋波噪聲

4.需要 AC 瞬態(tài)響應，以及補償環(huán)路

另外，不要忘了還有排序以及更多所需功能。

圖1顯示了 FPGA 開發(fā)套件中典型的 FPGA 電源解決方案。設計該方案除了要選擇正確的器件和電感器外，還需要具備一些其它的專業(yè)知識。例如，需要考慮部件放置和板面布局方面的細節(jié)。

圖 1. 典型的 FPGA 電源解決方案

那么，如何才能簡化電源設計呢?

幸運的是，有多種解決方案都有助于實現(xiàn)簡化。重點介紹兩種能夠幫助您快速便捷地實現(xiàn)設計目標的創(chuàng)新技術。

簡化電源設計方法一：

需要著重介紹的技術是用于創(chuàng)建 FPGA 電源解決方案的 WEBENCH FPGA Architect 設計工具(原理設計加仿真結果)

WEBENCH FPGA Architect 設計工具可幫助您：

選擇您想要的 FPGA 廠商，選擇您將使用的 FPGA 產品系列，滿足由 FPGA 廠商提供的 FPGA 電源估計器工具定義的電源需求。
執(zhí)行這幾個簡單步驟就可成就 FPGA 電源解決方案，并在產品尺寸、效率和成本方面全方位實現(xiàn)優(yōu)化。這種易用型工具能幫助您克服初始障礙，將設計時間從幾天縮短至幾分鐘，從而贏得領先優(yōu)勢。

簡化電源設計方法二：是集成型電感器電源模塊，它可以切實簡化設計方案

電源模塊主要在單個 IC 封裝中集成電感器，但也可集成其它外部組件，如 FET、補償環(huán)路(若需要)以及反饋電阻器等。電源模塊的功能特性非常豐富，例如可將啟用和電源指示良好引腳用于排序，而且僅需最少的外部組件，如輸入電容器、輸出電容器、可能還需要一個反饋電阻器。該模塊有助于將圖 1 的電源解決方案簡化為圖 2 的方案?？蓪⒓尚碗姼衅麟娫茨K用于為 FPGA 供電，并被 FPGA 廠商視為一種適合的電源解決方案。此外，這些模塊還有助于簡化板面布局，幫助您以前所未有的速度完成設計。
 

圖 2.采用 LMZ30602 的集成型電感器電源模塊

【相關閱讀】

菜鳥必看！學習FPGA常見的四大誤區(qū)
http://www.77uud.com/gptech-art/80021601
設計必備：不得不知的FPGA設計經驗
http://www.77uud.com/rf-art/80022279
電源設計的魅力：LED設計思想結晶
http://www.77uud.com/opto-art/80022607