【導(dǎo)讀】在電子設(shè)備中， 電源的穩(wěn)定性很重要，電源對(duì)紋波噪聲的抑制能力也同樣重要。用來描述對(duì)電源紋波噪聲的抑制能力，通常用電源抑制比(Power Supply Rejection Ratio)來表征，它是衡量電源供應(yīng)的穩(wěn)定性和對(duì)干擾的抑制能力的重要參數(shù)。是經(jīng)常在電子放大器（特別是運(yùn)算放大器 ）或穩(wěn)壓器等規(guī)格書出現(xiàn)的參數(shù)。
在電子設(shè)備中， 電源的穩(wěn)定性很重要，電源對(duì)紋波噪聲的抑制能力也同樣重要。用來描述對(duì)電源紋波噪聲的抑制能力，通常用電源抑制比(Power Supply Rejection Ratio)來表征，它是衡量電源供應(yīng)的穩(wěn)定性和對(duì)干擾的抑制能力的重要參數(shù)。是經(jīng)常在電子放大器（特別是運(yùn)算放大器 ）或穩(wěn)壓器等規(guī)格書出現(xiàn)的參數(shù)。
電源抑制比（Power Supply Rejection Ratio）簡稱PSRR，它以電源輸入紋波和輸出紋波的對(duì)數(shù)比來計(jì)算，單位為分貝（dB），其計(jì)算公式為:
其中Vripple（in）是輸入端的紋波，Vripple（out）是輸出端的紋波。絕大多數(shù)情況使用Vripple（in）/Vripple（out）來計(jì)算，此時(shí)PSRR為正值；如果使用Vripple（out）/Vripple（in）來計(jì)算，此時(shí)PSRR為負(fù)值。
從上面的公式可以看出：
在相同的供電電路設(shè)計(jì)中，使用PSRR越大的器件，其電源輸出受到電源的影響越小；
在相同的電源輸入紋波條件下，設(shè)計(jì)的電源電路PSRR越大，電源輸出端紋波就越小。
PSRR應(yīng)用領(lǐng)域
PSRR在電源管理芯片（PMIC）中應(yīng)用廣泛，覆蓋包括電源穩(wěn)壓器、放大器等器件或電路的性能評(píng)估。尤其在當(dāng)今典型的系統(tǒng)為處理器（如GPUs, SoCs, FPGAs）、高速串行接口（如SerDes，PCIe，USB）、高速并行數(shù)據(jù)（如DDR、LPDDR、GDDR）以及多路電源同時(shí)工作的需要穩(wěn)定電源供應(yīng)且對(duì)電源干擾抑制力較高的低壓供電場景中，電源軌上的紋波噪聲來自于電源的開關(guān)噪聲和諧波、數(shù)字信號(hào)串?dāng)_、時(shí)鐘耦合等諸多因素，由于系統(tǒng)對(duì)信號(hào)很敏感，如果電源對(duì)紋波噪聲的抑制能力不夠，會(huì)直接導(dǎo)致信號(hào)抖動(dòng)、產(chǎn)生誤碼、影響系統(tǒng)穩(wěn)定性并導(dǎo)致系統(tǒng)效率降低。
所有這一切使得預(yù)留給電源的紋波噪聲裕量越來越小，從而要求高精度的電源紋波噪聲抑制能力（PSRR）的測量。PSRR的測試已廣泛應(yīng)用于精密工業(yè)、汽車電子、醫(yī)療設(shè)備等行業(yè)中。
圖1. 低電壓應(yīng)用場景
精密工業(yè)：在電源穩(wěn)壓器尤其是在LDO電源電路設(shè)計(jì)與應(yīng)用中，對(duì)其PSRR性能的測試有助于為精密低壓差電源供應(yīng)的電源穩(wěn)定性提供評(píng)估參考。如下圖2展示的是一款用于數(shù)碼相機(jī)、手機(jī)攝像頭、可穿戴設(shè)備等上的LDO芯片datasheet上列出的必要的PSRR項(xiàng)目指標(biāo)：
圖2. LDO芯片PSRR項(xiàng)目（圖片來自TI）
汽車電子：在汽車電子系統(tǒng)中，車規(guī)級(jí)電源器件/系統(tǒng)的PSRR測量可以更大限度地幫助評(píng)估電子器件/設(shè)備在車規(guī)級(jí)供電要求的穩(wěn)定及安全工作特性。
圖3. 車載電源系統(tǒng)
醫(yī)療設(shè)備：在醫(yī)療設(shè)備中，PSRR的測量可以幫助評(píng)估電源噪聲對(duì)醫(yī)療設(shè)備精度和穩(wěn)定性的影響，以最大程度減少電源噪聲造成的干擾，確保醫(yī)療設(shè)備的可靠和安全以實(shí)現(xiàn)精確的讀數(shù)和診斷。
圖4. 醫(yī)療設(shè)備供電系統(tǒng)
PSRR測試應(yīng)用
PSRR在電源管理芯片（PMIC）中應(yīng)用廣泛，覆蓋包括電源穩(wěn)壓器、放大器等器件或電路的性能評(píng)估。尤其在當(dāng)今典型的系統(tǒng)為處理器（如GPUs, SoCs, FPGAs）、高速串行接口（如SerDes，PCIe，USB）、高速并行數(shù)據(jù)（如DDR、LPDDR、GDDR）以及多路電源同時(shí)工作的需要穩(wěn)定電源供應(yīng)且對(duì)電源干擾抑制力較高的低壓供電場景中，電源軌上的紋波噪聲來自于電源的開關(guān)噪聲和諧波、數(shù)字信號(hào)串?dāng)_、時(shí)鐘耦合等諸多因素，系統(tǒng)對(duì)信號(hào)很敏感，如果電源對(duì)紋波噪聲的抑制能力不夠，會(huì)直接導(dǎo)致信號(hào)抖動(dòng)、產(chǎn)生誤碼、影響系統(tǒng)穩(wěn)定性并導(dǎo)致系統(tǒng)效率降低。
需要關(guān)注的是在人工智能（AI）技術(shù)快速發(fā)展的今天，與之相關(guān)的電路/器件呈現(xiàn)極低的電壓供電趨勢，測試其電源管理芯片的PSRR可直接評(píng)估電源對(duì)紋波噪聲的抑制能力，用于減少系統(tǒng)能量損耗，提高系統(tǒng)性能和效率，并且有助于延長芯片的壽命。
下圖為一款用于人工智能（AI）的存儲(chǔ)器LPDDR，其工作電壓已低至0.5V，預(yù)留給電源的紋波噪聲裕量越來越小。
圖5. 用于人工智能（AI）的存儲(chǔ)器LPDDR（圖片來源：SAMSUNG）
鑒于其低電壓的電源需求及高吞吐量的特性，如果要保障其持續(xù)運(yùn)行在高算力的AI應(yīng)用場景下，高穩(wěn)定且對(duì)紋波噪聲高抑制能力的電源供應(yīng)是必要的保障，如果電源紋波噪聲抑制能力不夠，又會(huì)有什么影響呢？
1)對(duì)芯片數(shù)據(jù)與算法的影響：電源微小的紋波噪聲可能導(dǎo)致芯片數(shù)據(jù)失真或芯片算法錯(cuò)誤，影響芯片算法的可靠性和準(zhǔn)確性；
2)對(duì)功耗管理和能效優(yōu)化的影響：芯片系統(tǒng)通常需要大量的計(jì)算資源，功耗管理和能效優(yōu)化成為關(guān)鍵問題。紋波噪聲抑制力差直接影響電源的優(yōu)化，降低系統(tǒng)的能效；
3)對(duì)射頻信號(hào)處理穩(wěn)定性的影響：在處理射頻信號(hào)以實(shí)現(xiàn)通信或感知功能的應(yīng)用中，電源紋波噪聲直接影響通信質(zhì)量并可能導(dǎo)致感知錯(cuò)誤。
圖6. 高性能芯片易受電源紋波噪聲的影響
PSRR該如何測量？
使用示波器對(duì)DUT電源輸入端與輸出端紋波做直接測試并繪制所需要的PSRR曲線即可。使用泰克Mainstream系列低本底噪聲及高分辨率的示波器系統(tǒng)做準(zhǔn)確測試，連接如下圖示：
圖7. PSRR測試連接示意圖
通過示波器的AFG注入特定掃頻信號(hào)至線性注入器后引入到DUT；
通過示波器系統(tǒng)分別測試DUT電源輸入端輸出端紋波；
通過示波器PSRR功能實(shí)現(xiàn)PSRR值的計(jì)算、數(shù)據(jù)記錄及曲線繪制
（來源：泰克科技）
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請(qǐng)聯(lián)系小編進(jìn)行處理。
推薦閱讀：
Buck與Buck-Boost在小家電輔助電源中的應(yīng)用
