【導(dǎo)讀】由于ADC的分辨率和采樣率繼續(xù)上升，模擬輸入的驅(qū)動器電路（而不是ADC本身）已經(jīng)越來越成為確定總體電路精度的限制因素。 除了用于噪聲輸入信號的簡單的1極RC低通濾波器（LPF1）（圖1），通常在緩沖器和ADC輸入端之間使用耦合RC濾波器網(wǎng)絡(luò)（LPF2），以最大限度地減少ADC采樣瞬變反射到緩沖器中的干擾。 模擬輸入端的長RC時間常數(shù)可以緩解這些干擾的穩(wěn)定。 因此，LPF2通常需要比LPF1更寬的帶寬。 該濾波器還有助于最小化來自緩沖器的噪聲貢獻(xiàn)。
圖1.模擬放大器和ADC之間的接口可以幫助確定噪聲和穩(wěn)定時間的中間值。
模擬放大器和ADC之間的接口在穩(wěn)定時間和噪聲性能之間呈現(xiàn)了一些有趣的折中。 實(shí)驗(yàn)這些模擬有助于開發(fā)一個直觀的了解濾波器設(shè)計(jì)如何影響這些性能方面。
完全差分SAR ADC的模擬輸入可以建模為圖2中等效形式的驅(qū)動電路上的開關(guān)電容負(fù)載。顯示的值來自LTC2378-20 20位，1Msps，低功耗SAR ADC，但可以 易于修改以代表其他ADC。 在采集階段，每個輸入的采樣CDAC與采樣開關(guān)的導(dǎo)通電阻40Ω（RON）串聯(lián)，大約為45pF（CIN）。 在此階段對CIN電容器充電時，輸入電流尖峰。 在隨后的轉(zhuǎn)換階段，模擬輸入僅吸收較小的漏電流，電容器完全放電。 ADC模擬輸入的建模突出了將放大器耦合到諸如LTC2378-20之類的SAR ADC的最大挑戰(zhàn)之一; 處理每個采集階段開始時由ADC輸入引起的電流尖峰。
圖2. SAR ADC的模擬輸入的等效電路
該等效電路的仿真原理圖如圖3所示。低功耗LTC6362差分運(yùn)放配置為將單端輸入信號轉(zhuǎn)換為全差分輸出以驅(qū)動LTC2378-20。 為了簡化仿真，不包括輸入ESD保護(hù)二極管。 兩個45pF輸入電容器（C1和C2）通過電阻控制開關(guān)（S1和S2）進(jìn)行充電，這些開關(guān)由具有40Ω導(dǎo)通電阻的SW模型語句定義。 這些開關(guān)由持續(xù)時間為312ns和1μs的脈沖電壓源驅(qū)動，以模擬LTC2378-20 SAR ADC在1Msps的采集時間。 為了準(zhǔn)備下一個采集階段的采樣電容器，使用理想的行為逆變器（A1）來接通放電電容器的第二組開關(guān)（S3和S4）。
圖3. SAR ADC模擬輸入等效電路的仿真原理圖。
放大器和ADC之間的RC濾波器網(wǎng)絡(luò)有幾個目的。 首先，濾波器網(wǎng)絡(luò)減少了進(jìn)入ADC的寬帶噪聲量。 第二，電容器用作電荷儲存器，以吸收ADC內(nèi)部采樣電容器的電荷反沖。 在每個轉(zhuǎn)換周期之后，放電的采樣電容（45pF）被重新連接到放大器電路。 通過在ADC輸入端放置一個更大的儲存電容，減少了由這些采樣電容引起的電壓偏移。 然而，寬帶噪聲和建立時間性能之間存在折衷。 當(dāng)采樣電容器連接到放大器電路（采集時間）時，RC網(wǎng)絡(luò)應(yīng)完全穩(wěn)定在ADC的分辨率內(nèi)。 在過濾器網(wǎng)絡(luò)中使用太多的儲層電容會增加超出可接受極限的穩(wěn)定時間。 為了進(jìn)一步討論這個權(quán)衡，請觀看Kris Lokere的“SAR ADC驅(qū)動程序接口”。
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
使用LTspice進(jìn)行工程電源和MEMS信號鏈模擬
