實際上，正確的方式是讓線路電流趨近于正弦波形，盡量使得線路電壓和相位相同。為此，通常在橋電路與大電容之間插入所謂的PFC預穩壓器。這個中間段設計輸出恒定的直流電壓，同時從輸入線路吸收正弦電流。PFC段通常采用升壓配置，要求輸出電壓比線路可能最高的電壓電平都要高。這就是為什么歐洲或是通用主電源輸入條件下，輸出穩壓電平普遍設定在約390V的原因。

本篇文章將為大家介紹一種能夠對PFC段性能進行提高的方法。日常生活中大家所接觸的電源都不屬于高功率的范圍，而是屬于較低功率的應用。臨界導電模式(CrM)(也稱作邊界、邊界線甚至是瞬態導電模式)通常是首選的控制技術。這種控制技術簡單，市場上有采用這種技術的不同的商用控制器，容易設計。然而，高輸入電壓時，如果輸入和輸出電壓之間的差距小，PFC段會變得不穩定。本文將說明解決這種問題的方法。PFC段一個更加常見的問題是通常發生在啟動時的大電流過沖，而不論采用的是何種控制技術。

臨界導電模式的工作

作為最常用的一種對PFC段進行控制的方法。臨界導電模式使用了可變的頻率控制原理來描述特征，即電感電流先上升至所需線路電流的2倍，然后下降至零，接著再上升至正電流，期間沒有死區時間(dead-time)，如圖1所示。這種控制方法需要電路精確地檢測電感的磁芯復位。

退磁的完成其實就是檢測電感和電壓在什么時候能夠降至零，其實是對電感電壓的感測。監測線圈電壓并非經濟的解決方案。相反，這升壓電感與小型繞組相關，這繞組(稱作“零電壓檢測器”或ZCD繞組)提供了電感電壓的一個縮小版本，能夠用于控制器上，如圖2所示。ZCD繞組采用耦合形式，因而它在MOSFET導電時間(反激配置)期間呈現出負電壓，如圖3中所示。這繞組提供：
當MOSFET導通時，VAUX=-NVIN;
當MOSFET開路時，VAUX=N(VOUT-VIN);
其中，N是輔助繞組與主繞組之間的匝數比。

當ZCD電壓(VAUX)開始下降時線圈電流會達到零。許多CrM控制器內部比較VAUX與接近0V的ZCD參考電壓，檢測出下降沿，并準時啟動下一個驅動信號。為了實現強固的工作，應用了磁滯機制，并實際上產生較高的(upper)閾值(VAUX上升時有效)及較低的(lower)閾值(VAUX下降時有效)。出于不同原因(如安森美半導體NCP1607 PFC控制器中的ZCD引腳的多功能性)，在大多數商用器件中這些閾值都相對較高(在1V及2V之間)。
[page]
例如，NCP1607數據表中可以發現下述的ZCD閾值規范(引腳5是監測ZCD信號的電路)。Vpin5上升：最低值為2.1V，典型值為2.3V，最大值為2.5V;Vpin5下降：最低值為1.5V，典型值為1.6V，最大值為1.8V。

要恰當地檢測零電流，VAUX信號必須高于較高的閾值。

圖4及圖5顯示出在高線路時會面對的一個問題。VAUX電壓在退磁相位期間較小，而這時Vin較高，因為VAUX與輸出輸入電壓差成正比VAUX=N(VOUT-VIN)。

此外，如圖4所示，輸入電壓在開關頻率呈現出交流含量。因此，VAUX波形并不平坦，相反，它還包含紋波。在低線路時，這紋波可以忽略不計。在高線路時，VAUX幅度在退磁相位期間較小。因此，這些振蕩可能大到足以導致過早檢測電感磁芯復位。事實上，如圖4和圖5所示的那樣，零電流檢測的精度降低了。

圖4顯示出現不穩定性問題時高輸入線路(正弦波頂端，此處Vin約為380V)下的VAUX電壓。我們可以看到MOSFET關閉時，VAUX電壓輕微躍升至高于ZCD閾值。由于其大紋波的緣故，在退磁相位期間，VAUX電壓首先增加，然后下降。由于在某些開關周期的末段VAUX接近ZCD閾值，這VAUX電壓下降導致零電壓比較器在電感磁芯完全復位前就翻轉(trip)。

圖5證實了這一論斷。有時，升壓二極管仍在導電時，PFC段開始新的周期。這個現象主要導致線路電流失真(見紅色跡線)、功率因數退化，并可能有一些頻率處在人耳可聽到的噪聲。

總結

相信經過本文的介紹，大家在設計過程中遇到PFC過沖過高的現象時，能夠學以致用，通過臨界導電的方式調節PFC段性能。

相關閱讀：

PFC輕負載效率要提高，交流跳轉周有妙招
結合實例分析電路設計中PFC的優缺點
解析：交流跳周模式如何提高PFC輕負載的效率？