本文將采用低抖動時鐘發生器AD9523為雙通道、14位、250 MSPS ADC AD9643提供時鐘。 使用這些產品后，常見的時鐘頻率為245.76 MHz，因此針對AD9523將采用30.72 MHz基準電壓源(外部振蕩器)，并設置內部寄存器，以生成AD9643的低抖動時鐘輸出。根據時鐘輸入和相位噪聲的抖動計算公式： 通過時鐘源的抖動可以近似預測SNR的影響。 其中影響最大的是寬帶相位噪聲。 設計師可以利用AD9523在10 MHz失調到編碼帶寬(245.76 MHz)范圍內的寬帶相位噪聲來預測ADC的SNR，如圖1所示。

從AD9523中，復制并得到兩種條件下產生的相位噪聲曲線。第一種條件是輸出時鐘頻率為122.88 MHz，第二種條件是輸出時鐘頻率為184.32 MHz?，F在，繼續做另一次近似推測，而這次的項數較為寬松。使用這兩條曲線中的數據執行線性插值運算，以便在輸出時鐘頻率為245.76 MHz的情況下近似得到10 MHz失調的相位噪聲。 10 MHz失調時，若輸出頻率為122.88 MHz，則相位噪聲為-158.3307 dBc/Hz。 類似地，若輸出頻率為184.32 MHz，則相位噪聲為-156.2706 dBc/Hz。 執行線性插值運算，則輸出頻率為245.76 MHz時，10 MHz失調的預期相位噪聲為-154.21 dBc/Hz(如圖1所示)。 現在，利用等式近似計算面積，得到積分相位噪聲。
現在，通過計算得到了所有必須的要素，但依然缺少最后一個公式。 需要計算此抖動對AD9643的SNR產生的影響。 現在來看看這個公式是什么，然后代入已知數。已知時鐘頻率和rms抖動。 從AD9643數據手冊中可以得到140 MHz模擬輸入頻率下的SNR等于71.4 dBFS。 使用公式，可以看到結果為： 因此，當使用AD9523為AD9643提供時鐘時，預期SNR值為68.763 dBFS。 最后，在實驗室中進行設置，檢查這些數字。
實驗室結果顯示SNR值為68.848 dBFS： 這是一個非常好的結果! 這一結果表明實際測量值非常接近預測的68.653 dBFS，并且可以看到預測結果與測量結果如此一致。

相關閱讀：

提供領先相位噪聲性能的4 GHz PLL頻率合成器
時域時鐘抖動分析（一）
時鐘抖動時域分析（二）
專家教你如何設計高級FPGA時鐘域