1、元器件的合理布局
(1)充分考慮電源對單片機的影響。電源做得好，整個電路的抗干擾就解決了一大半。許多單片機對電源噪聲很敏感，要給單片機電源加濾波電路或穩壓器，以減小電源噪聲對單片機的干擾。比如，可以利用磁珠和電容組成π形濾波電路，當然條件要求不高時也可用100Ω電阻代替磁珠。
(2)如果單片機的I/O口用來控制電機等噪聲器件，在I/O口與噪聲源之間應加隔離(增加π形濾波電路)?？刂齐姍C等噪聲器件，在I/O口與噪聲源之間應加隔離(增加π形濾波電路)。
(3)注意晶振PCB設計布線。晶振與單片機引腳盡量靠近，用地線把時鐘區隔離起來，晶振外殼接地并固定。此措施可解決許多疑難問題。
(4)電路板合理分區，如強、弱信號，數字、模擬信號。盡可能把干擾源(如電機，繼電器)與敏感元件(如單片機)遠離。
(5)用地線把數字區與模擬區隔離，數字地與模擬地要分離，最后在一點接于電源地。A/D、D/A芯片PCB設計布線也以此為原則，廠家分配A/D、D/A芯片引腳排列時已考慮此要求。
(6)單片機和大功率器件的地線要單獨接地，以減小相互干擾。大功率器件盡可能放在電路板邊緣。
(7)在單片機I/O口，電源線，電路板連接線等關鍵地方使用抗干擾元件如磁珠、磁環、電源濾波器，屏蔽罩，可顯著提高電路的抗干擾性能。
2、提高敏感器件的抗干擾性能
提高敏感器件的抗干擾性能是指從敏感器件這邊考慮盡量減少對干擾噪聲的拾取，以及從不正常狀態盡快恢復的方法。
提高敏感器件抗干擾性能的常用措施如下：(1)PCB設計布線時盡量減少回路環的面積，以降低感應噪聲。
(2)PCB設計布線時，電源線和地線要盡量粗。除減小壓降外，更重要的是降低耦合噪聲。
(3)對于單片機閑置的I/O口，不要懸空，要接地或接電源。其它IC的閑置端在不改變系統邏輯的情況下接地或接電源。
(4)對單片機使用電源監控及看門狗電路，如：IMP809，IMP706，IMP813，X25043，X25045等，可大幅度提高整個電路的抗干擾性能。
(5)在速度能滿足要求的前提下，盡量降低單片機的晶振和選用低速數字電路。
(6)IC器件盡量直接焊在電路板上，少用IC座。
相關閱讀：
分享：如何在PCB設計階段處理好EMC/EMI問題
http://www.77uud.com/emc-art/80021921
竅門分享：如何降低PCB設計中的噪聲與電磁干擾
http://www.77uud.com/emc-art/80021853
