【導(dǎo)讀】在本期文章中，對(duì)傳統(tǒng)的帶隙電路進(jìn)行了誤差分析，然后解釋了如何使用開關(guān)電容電路將這些誤差降至。圖 1 顯示了傳統(tǒng)的帶隙參考實(shí)現(xiàn)方案及其相關(guān)的誤差源。
在本期文章中，對(duì)傳統(tǒng)的帶隙電路進(jìn)行了誤差分析，然后解釋了如何使用開關(guān)電容電路將這些誤差降至。圖 1 顯示了傳統(tǒng)的帶隙參考實(shí)現(xiàn)方案及其相關(guān)的誤差源。
圖 1
圖 1 中沒(méi)有誤差源的帶隙電壓由以下公式描述。
下面添加了錯(cuò)誤源，并假設(shè)所有不匹配 錯(cuò)誤
條件、誤差級(jí)別和選擇的設(shè)計(jì)參數(shù)：
使用上述參數(shù)進(jìn)行誤差計(jì)算：
從上面可以看出，輸入失調(diào)電壓是主要的誤差源，因此消除這個(gè)誤差將大大有助于實(shí)現(xiàn)的帶隙電壓。因此，讓我們繼續(xù)討論 switched capacitor 實(shí)現(xiàn)，看看如何處理這個(gè)錯(cuò)誤，以及其他錯(cuò)誤如何比較。
在圖 2 中，顯示了開關(guān)電容帶隙電路，并添加了一個(gè)簡(jiǎn)單的附加物（標(biāo)記為“新”）以執(zhí)行偏移電壓消除。該圖是對(duì)本系列部分的初始采樣狀態(tài) 圖 1 的修改。在這種狀態(tài)下，反饋電容 C” 現(xiàn)在都連接到共模輸出電壓 （vcm），另一側(cè)連接到 OTA 的輸入端，電路中的其余電容也是如此。因此，在此階段的所有 caps 上對(duì) input offset voltage 進(jìn)行采樣。
圖 2
帶偏移校正的初始采樣
在下一個(gè)狀態(tài)下，φ1 開關(guān)打開，φ2 閉合，之前連接到 vcm 的兩個(gè) C” 反饋電容器的端子連接到輸出。兩者保持相同的端電壓，因此 OTA 偏移電壓已從差分輸出中消除。
傳統(tǒng)帶隙電路中的第二大誤差貢獻(xiàn)因素是 R0和 R1.這些電阻器用于增益 （R0/ R1） PTAT 電壓。如本系列部分所述，PTAT 電壓在開關(guān)電容電路中使用電容器比率 （2C’/C”） 而不是電阻器比率來(lái)增加。這是有益的，因?yàn)殡娙萜鞯氖洌繂挝幻娣e）遠(yuǎn)小于多晶硅電阻器的失配，在我目前正在工作的過(guò)程中相差 ?5 倍。這將第二大誤差從 6.3mV 降低到 1.3mV。
這種開關(guān)電容架構(gòu)的一個(gè)好處是電路的差分特性帶來(lái)的卓越電源抑制 （PSR） 性能。差分 OTA 的對(duì)稱設(shè)計(jì)為電源上的信號(hào)提供一階抵消。
總之，使用開關(guān)電容器技術(shù)產(chǎn)生基于帶隙的電壓有很多好處。其中包括易于減少甚至消除許多傳統(tǒng)帶隙電路常見(jiàn)的誤差。使用簡(jiǎn)單的偏移消除技術(shù)消除了偏移電壓誤差，使用電容器而不是電阻器減少了關(guān)鍵元件的失配誤差，并且通過(guò)電路的差分特性獲得了更好的 PSR 性能。
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題，請(qǐng)聯(lián)系小編進(jìn)行處理。
推薦閱讀：
Quobly與意法半導(dǎo)體攜手, 加快量子處理器制造進(jìn)程，實(shí)現(xiàn)大型量子計(jì)算解決方案
安森美與電裝（DENSO）加強(qiáng)合作關(guān)系
射頻開發(fā)挑戰(zhàn)重重？ADI一站式方案助你輕松應(yīng)對(duì)！
將“微型FPGA”集成到8位MCU，是種什么樣的體驗(yàn)？
