現在科技迅速在發展當中，本文為大家講解電磁兼容與電路保護技術探析，希望對大家有所幫助。

 

便攜設備面臨著諸多潛在的電磁干擾(EMI)/射頻干擾(RFI)源的風險，如開關負載、電源電壓波動、短路、雷電、開關電源、RF放大器和功率放 大器及時鐘信號的高頻噪聲等。因此，電路設計和電磁兼容性(EMC)設計的技術水平對產品的質量和技術性能指標將起到非常關鍵的作用。

 

電磁干擾通常有兩種情形，即傳導干擾和輻射干擾。傳導干擾是指通過導電介質把一個電網絡上的信號耦合(干擾)到另一個電網絡。輻射干擾是指干擾源通 過空間把其信號耦合(干擾)到另一個電網絡。因此對EMC問題的研究實際上就是對干擾源、耦合途徑、敏感設備三者之間關系的研究。電磁兼容設計就是針對電 子產品中產生的電磁干擾進行優化設計，使之成為符合電磁兼容性標準的產品。

 

在電子線路中只要有電場或磁場存在，就會產生電磁干擾。在高速PCB及系統設計中，高頻信號線、集成電路的引腳、各類接插件等都可能成為具有天線特性的輻射干擾源，能發射電磁波并影響其它系統或本系統內其他子系統的正常工作。

 

電磁兼容設計考慮為節省能源和提高工作效率，目前大多數電子產品都選用開關電源供電。同時，越來越多的產品也都含有數字電路，以便提供更多的應用功 能。開關電源電路和數字電路中的時鐘電路是目前電子產品中最主要的電磁干擾源，它們是電磁兼容設計的主要內容。設計中，需要把模擬信號部分、高速數字電路 部分以及噪聲源DC-DC電源三部分合理地分開，使相互間的信號耦合達到最小。在器件布設方面，遵從相互關聯的器件盡量靠近的原則，這樣可以獲得較好的抗 噪聲效果。此外，印刷電路板中電源線和地線的設計是克服電磁干擾的重要手段。

 

一些電子產品由于對電磁兼容性的考慮不足，致使產品沒有達到電磁兼容標準的要求，重新設計將大大推遲產品的上市時間，因此，電磁兼容性的改變顯得比 較重要。首先，要根據實際情況對產品進行診斷，找出干擾源及相互干擾的途徑和方式，依據分析結果，進行有針對性的整改。如：對干擾源進行允許范圍內的減 弱;分類整理電線電纜以減少線間耦合;改善地線系統;選擇高導電材料和鐵磁性材料實現電磁屏蔽等。當這些措施均無法有效改善產品的電磁兼容性能時，改變電 路板的布線結構是解決問題的根本辦法。

 

電路的ESD保護靜電放電(ESD)是從事硬件設計和生產的工程師都必須掌握的知識。很多開發人員往往會遇到這樣的情形：實驗室中開發的產品，測試 完全通過，但客戶使用一段時間后，即會出現異常現象，故障率也不是很高。一般情況下，這些問題大多由于浪涌沖擊、ESD沖擊等原因造成。在電子產品的裝配 和制造過程中，超過25%的半導體芯片的損壞歸咎于ESD。隨著微電子技術的廣泛應用及電磁環境越來越復雜，人們對靜電放電的電磁場效應如電磁干擾 (EMI)及電磁兼容性(EMC)問題越來越重視。

 

電路設計工程師一般通過一定數量的瞬間電壓抑制器(TVS)器件增加保護。如固狀器件(二極管)、金屬氧化物變阻器(MOV)、可控硅整流器、其他 可變電壓的材料(新聚合物器件)、氣體電子管和簡單的火花隙。隨著新一代高速電路的出現，器件的工作頻率已經從幾kHz上升到GHz，對用于ESD保護的 高容量無源器件的要求也越來越高。例如，TVS必須迅速響應到來的浪涌電壓，當浪涌電壓在0.7ns達到8KV(或更高)峰值時，TVS器件的觸發或調整 電壓 (與輸入線平行)必須足夠低以便作為一個有效的電壓分配器。

 

現在，電路設計工程師在高頻電路設計中越來越多地采用ESD抑制方案。盡管低成本的硅二極管(或變阻器)的觸發/箝位電壓非常低，但其高頻 容量和漏電流無法滿足不斷增長的應用需求。聚合物ESD抑制器在頻率高達6GHz時的衰減小于0.2dB，對電路的影響幾乎可以忽略不計。

 

電磁兼容和電路保護對所有電子產品的設計而言都是無法回避的問題。電路設計工程師除了熟悉電磁兼容相關標準，設計中還需綜合考慮器件本身的性能、寄 生參數、產品性能、成本以及系統設計中的每個功能模塊，通過布局布線優化、增加去耦電容、磁珠、磁環、屏蔽、PCB諧振抑制等措施來確保EMI在控制范圍 之內。在制定電路保護設計方案時，最重要的是首先掌握因應的技術方案和設計手段，并據此選擇正確的ESD保護器件。

 

 

電磁兼容性EMC包括兩個方面的要求：一方面是指設備在正常運行過程中對所在環境產生的電磁干擾不能超過一定的限值;另一方面是指器具對所在環境中存在的電磁干擾具有一定程度的抗擾度，即電磁敏感性。隨著工程師們的熱心研究，難題也逐漸被攻克了。

 

綜上所述，本文已為講解電磁兼容與電路保護技術探析，相信大家對電磁兼容與電路保護技術探析的認識越來越深入，希望本文能對各位讀者有參考價值。


推薦閱讀：