根據電路常識，電源工程師都能夠明白，數字電路要運行穩定可靠，電源一定要”干凈“，并且能量補充一定要及時，也就是濾波去耦一定要好。什么是濾波去耦，簡單的說就是在芯片不需要電流的時候存儲能量，在你需要電流的時候又能及時的補充能量。不要說這個職責不是DCDC、LDO的嗎，這個在低頻的時候它們可以搞定，但高速的數字系統就不一樣了。

 

先來看看電容，電容的作用簡單的說就是存儲電荷。我們都知道在電源中要加電容濾波，在每個芯片的電源腳放置一個0.1uF的電容去耦。這些板子芯片的電源腳旁邊的電容是0.1uF的或者0.01uF的，有什么講究嗎。要搞懂這個就要了解電容的實際特性。理想的電容它只是一個電荷的存儲器，即C。而實際制造出來的電容卻不是那么簡單，分析電源完整性的時候我們常用的電容模型如下圖所示。

電容模型

 

我們由圖可見ESR是電容的串聯等效電阻，ESL是電容的串聯等效電感，C才是真正的理想電容。ESR和ESL是由電容的制造工藝和材料決定的，沒法消除。那這兩個東西對電路有什么影響。ESR影響電源的紋波，ESL影響電容的濾波頻率特性。我們知道電容的容抗Zc=1/ωC，電感的感抗Zl=ωL，( ω=2πf)，實際電容的復阻抗為：Z=ESR+jωL-1/jωC= ESR+j2πf L-1/j2πf C。可見當頻率很低的時候是電容起作用，而頻率高到一定的時候電感的作用就不可忽視了，再高的時候電感就起主導作用了。

 

電容就失去濾波的作用了。所以記住，高頻的時候電容就不是單純的電容了。實際電容的濾波曲線如下圖所示。上面說了電容的等效串聯電感是電容的制造工藝和材料決定的，實際的貼片陶瓷電容的ESL從零點幾nH到幾個nH，封裝越小ESL就越小。從上面電容的濾波曲線上我們還看出并不是平坦的，它像一個’V’，也就是說有選頻特性，那時候我們希望它是越平越好(前級的板級濾波)，而有時候希望它越越尖越好(濾波或陷波)。影響這個特性的是電容的品質因素Q，Q=1/ωCESR，ESR越大，Q就越小，曲線就越平坦，反之ESR越小，Q就越大，曲線就越尖。

 

通常鉭電容和鋁電解有比較小的ESL，而ESR大，所以鉭電容和鋁電解具有很寬的有效頻率范圍，非常適合前級的板級濾波。也就是在DCDC或者LDO的輸入級常常用較大容量的鉭電容來濾波。而在靠近芯片的地方放一些10uF和0.1uF的電容來去耦，陶瓷電容有很低的ESR。說了那么多，那到底我們在靠近芯片的管腳處放置0.1uF還是0.01uF，下面列出來給大家參考。

頻率范圍(HZ) 電容取值：DC-100K 10uF以上的鉭電容或鋁電解；100K-10M 100nF(0.1uF)陶瓷電容；10M-100M 10nF(0.01uF)陶瓷電容；>100M 1nF(0.001uF)陶瓷電容和PCB的地平面與電源平面的電容。

 

所以我們靠照抄和慣性都不能確定電路中的電容容值，經過以上論證顯示我們在設計電路的時候，不要見到什么都放0.1uF的電容，有些高速系統中這些0.1uF的電容根本就起不了作用。