布線(xiàn)（Layout）是PCB設(shè)計(jì)工程師最基本的工作技能之一。走線(xiàn)的好壞將直接影響到整個(gè)系統(tǒng)的性能，大多數(shù)高速的設(shè)計(jì)理論也要最終經(jīng)過(guò) Layout得以實(shí)現(xiàn)并驗(yàn)證，由此可見(jiàn)，布線(xiàn)在高速PCB設(shè)計(jì)中是至關(guān)重要的。下面將針對(duì)實(shí)際布線(xiàn)中可能遇到的一些情況，分析其合理性，并給出一些比較優(yōu)化的走線(xiàn)策略。主要從直角走線(xiàn)，差分走線(xiàn)，蛇形線(xiàn)等三個(gè)方面來(lái)闡述。

 

 

直角走線(xiàn)一般是PCB布線(xiàn)中要求盡量避免的情況，也幾乎成為衡量布線(xiàn)好壞的標(biāo)準(zhǔn)之一，那么直角走線(xiàn)究竟會(huì)對(duì)信號(hào)傳輸產(chǎn)生多大的影響呢？從原理上說(shuō)，直角走線(xiàn)會(huì)使傳輸線(xiàn)的線(xiàn)寬發(fā)生變化，造成阻抗的不連續(xù)。其實(shí)不光是直角走線(xiàn)，頓角，銳角走線(xiàn)都可能會(huì)造成阻抗變化的情況。

直角走線(xiàn)的對(duì)信號(hào)的影響就是主要體現(xiàn)在三個(gè)方面：一是拐角可以等效為傳輸線(xiàn)上的容性負(fù)載，減緩上升時(shí)間；二是阻抗不連續(xù)會(huì)造成信號(hào)的反射；三是直角尖端產(chǎn)生的EMI。

 

很多人對(duì)直角走線(xiàn)都有這樣的理解，認(rèn)為尖端容易發(fā)射或接收電磁波，產(chǎn)生EMI，這也成為許多人認(rèn)為不能直角走線(xiàn)的理由之一。然而很多實(shí)際測(cè)試的結(jié)果 顯示，直角走線(xiàn)并不會(huì)比直線(xiàn)產(chǎn)生很明顯的EMI。也許目前的儀器性能，測(cè)試水平制約了測(cè)試的精確性，但至少說(shuō)明了一個(gè)問(wèn)題，直角走線(xiàn)的輻射已經(jīng)小于儀器本 身的測(cè)量誤差。

 

總的說(shuō)來(lái)，直角走線(xiàn)并不是想象中的那么可怕。至少在GHz以下的應(yīng)用中，其產(chǎn)生的任何諸如電容，反射，EMI等效應(yīng)在TDR測(cè)試中幾乎體現(xiàn)不出來(lái)， 高速PCB設(shè)計(jì)工程師的重點(diǎn)還是應(yīng)該放在布局，電源/地設(shè)計(jì)，走線(xiàn)設(shè)計(jì)，過(guò)孔等其他方面。當(dāng)然，盡管直角走線(xiàn)帶來(lái)的影響不是很?chē)?yán)重，但并不是說(shuō)我們以后都 可以走直角線(xiàn)，注意細(xì)節(jié)是每個(gè)優(yōu)秀工程師必備的基本素質(zhì)，而且，隨著數(shù)字電路的飛速發(fā)展，PCB工程師處理的信號(hào)頻率也會(huì)不斷提高，到10GHz以上的 RF設(shè)計(jì)領(lǐng)域，這些小小的直角都可能成為高速問(wèn)題的重點(diǎn)對(duì)象。

 

 

差分信號(hào)（Differential Signal）在高速電路設(shè)計(jì)中的應(yīng)用越來(lái)越廣泛，電路中最關(guān)鍵的信號(hào)往往都要采用差分結(jié)構(gòu)設(shè)計(jì)，什么另它這么倍受青睞呢？在PCB設(shè)計(jì)中又如何能保證其良好的性能呢？帶著這兩個(gè)問(wèn)題，我們進(jìn)行下一部分的討論。

 

何為差分信號(hào)？通俗地說(shuō)，就是驅(qū)動(dòng)端發(fā)送兩個(gè)等值、反相的信號(hào)，接收端通過(guò)比較這兩個(gè)電壓的差值來(lái)判斷邏輯狀態(tài)“0”還是“1”。而承載差分信號(hào)的那一對(duì)走線(xiàn)就稱(chēng)為差分走線(xiàn)。

差分信號(hào)和普通的單端信號(hào)走線(xiàn)相比，最明顯的優(yōu)勢(shì)體現(xiàn)在以下三個(gè)方面：

 

a.抗干擾能力強(qiáng)，因?yàn)閮筛罘肿呔€(xiàn)之間的耦合很好，當(dāng)外界存在噪聲干擾時(shí)，幾乎是同時(shí)被耦合到兩條線(xiàn)上，而接收端關(guān)心的只是兩信號(hào)的差值，所以外界的共模噪聲可以被完全抵消。

 

b.能有效抑制EMI，同樣的道理，由于兩根信號(hào)的極性相反，他們對(duì)外輻射的電磁場(chǎng)可以相互抵消，耦合的越緊密，泄放到外界的電磁能量越少。

 

c. 時(shí)序定位精確，由于差分信號(hào)的開(kāi)關(guān)變化是位于兩個(gè)信號(hào)的交點(diǎn)，而不像普通單端信號(hào)依靠高低兩個(gè)閾值電壓判斷，因而受工藝，溫度的影響小，能降低時(shí)序上的誤差，同時(shí)也更適合于低幅度信號(hào)的電路。目前流行的LVDS（low voltage differential signaling）就是指這種小振幅差分信號(hào)技術(shù)。

 

 

蛇形線(xiàn)是Layout中經(jīng)常使用的一類(lèi)走線(xiàn)方式。其主要目的就是為了調(diào)節(jié)延時(shí)，滿(mǎn)足系統(tǒng)時(shí)序設(shè)計(jì)要求。設(shè)計(jì)者首先要有這樣的認(rèn)識(shí)：蛇形線(xiàn)會(huì)破壞信號(hào)質(zhì)量，改變傳輸延時(shí)，布線(xiàn)時(shí)要盡量避免使用。但實(shí)際設(shè)計(jì)中，為了保證信號(hào)有足夠的保持時(shí)間，或者減小同組信號(hào)之間的時(shí)間偏移，往往不 得不故意進(jìn)行繞線(xiàn)。

那么，蛇形線(xiàn)對(duì)信號(hào)傳輸有什么影響呢？走線(xiàn)時(shí)要注意些什么呢？其中最關(guān)鍵的兩個(gè)參數(shù)就是平行耦合長(zhǎng)度（Lp）和耦合距離（S），如圖1-8-21所示。很明顯，信號(hào)在蛇形走線(xiàn)上傳輸時(shí)，相互平行的線(xiàn)段之間會(huì)發(fā)生耦合，呈差模形式，S越小，Lp越大，則耦合程度也越大。

 

隨著 PCB 信號(hào)切換速度不斷增長(zhǎng)，當(dāng)今的 PCB 設(shè)計(jì)廠(chǎng)商需要理解和控制 PCB 跡線(xiàn)的阻抗。相應(yīng)于現(xiàn)代數(shù)字電路較短的信號(hào)傳輸時(shí)間和較高的時(shí)鐘速率，PCB 跡線(xiàn)不再是簡(jiǎn)單的連接，而是傳輸線(xiàn)。

 

在實(shí)際情況中，需要在數(shù)字邊際速度高于1ns或模擬頻率超過(guò)300Mhz時(shí)控制跡線(xiàn)阻抗。PCB 跡線(xiàn)的關(guān)鍵參數(shù)之一是其特性阻抗（即波沿信號(hào)傳輸線(xiàn)路傳送時(shí)電壓與電流的比值）。印制電路板上導(dǎo)線(xiàn)的特性阻抗是電路板設(shè)計(jì)的一個(gè)重要指標(biāo)，特別是在高頻電路的PCB設(shè)計(jì)中，必須考慮導(dǎo)線(xiàn)的特性阻抗和器件或信號(hào)所要求的特性阻抗是否一致，是否匹配。這就涉及到兩個(gè)概念：阻抗控制與阻抗匹配，本文重點(diǎn)討論阻抗控制和疊層設(shè)計(jì)的問(wèn)題。

 

 

阻抗控制（eImpedance Controling），線(xiàn)路板中的導(dǎo)體中會(huì)有各種信號(hào)的傳遞，為提高其傳輸速率而必須提高其頻率，線(xiàn)路本身若因蝕刻，疊層厚度，導(dǎo)線(xiàn)寬度等不同因素，將會(huì)造成阻抗值得變化，使其信號(hào)失真。故在高速線(xiàn)路板上的導(dǎo)體，其阻抗值應(yīng)控制在某一范圍之內(nèi)，稱(chēng)為“阻抗控制”。

 

PCB 跡線(xiàn)的阻抗將由其感應(yīng)和電容性電感、電阻和電導(dǎo)系數(shù)確定。影響PCB走線(xiàn)的阻抗的因素主要有： 銅線(xiàn)的寬度、銅線(xiàn)的厚度、介質(zhì)的介電常數(shù)、介質(zhì)的厚度、焊盤(pán)的厚度、地線(xiàn)的路徑、走線(xiàn)周邊的走線(xiàn)等。PCB 阻抗的范圍是 25 至120 歐姆。

 

在實(shí)際情況下，PCB 傳輸線(xiàn)路通常由一個(gè)導(dǎo)線(xiàn)跡線(xiàn)、一個(gè)或多個(gè)參考層和絕緣材質(zhì)組成。跡線(xiàn)和板層構(gòu)成了控制阻抗。PCB 將常常采用多層結(jié)構(gòu)，并且控制阻抗也可以采用各種方式來(lái)構(gòu)建。但是，無(wú)論使用什么方式，阻抗值都將由其物理結(jié)構(gòu)和絕緣材料的電子特性決定：

 

· 信號(hào)跡線(xiàn)的寬度和厚度

 

· 跡線(xiàn)兩側(cè)的內(nèi)核或預(yù)填材質(zhì)的高度

 

· 跡線(xiàn)和板層的配置

 

· 內(nèi)核和預(yù)填材質(zhì)的絕緣常數(shù)

 

PCB傳輸線(xiàn)主要有兩種形式：微帶線(xiàn)（Microstrip）與帶狀線(xiàn)（Stripline）。

 

微帶線(xiàn)（Microstrip）：

 

微帶線(xiàn)是一根帶狀導(dǎo)線(xiàn)，指只有一邊存在參考平面的傳輸線(xiàn)，頂部和側(cè)邊都曝置于空氣中（也可上敷涂覆層），位于絕緣常數(shù) Er 線(xiàn)路板的表面之上，以電源或接地層為參考。如下圖所示：

注意：在實(shí)際的PCB制造中，板廠(chǎng)通常會(huì)在PCB板的表面涂覆一層綠油，因此在實(shí)際的阻抗計(jì)算中，通常對(duì)于表面微帶線(xiàn)采用下圖所示的模型進(jìn)行計(jì)算：

帶狀線(xiàn)（Stripline）：

 

帶狀線(xiàn)是置于兩個(gè)參考平面之間的帶狀導(dǎo)線(xiàn)，如下圖所示，H1和H2代表的電介質(zhì)的介電常數(shù)可以不同。

上述兩個(gè)例子只是微帶線(xiàn)和帶狀線(xiàn)的一個(gè)典型示范，具體的微帶線(xiàn)和帶狀線(xiàn)有很多種，如覆膜微帶線(xiàn)等，都是跟具體的PCB的疊層結(jié)構(gòu)相關(guān)。

用于計(jì)算特性阻抗的等式需要復(fù)雜的數(shù)學(xué)計(jì)算，通常使用場(chǎng)求解方法，其中包括邊界元素分析在內(nèi)，因此使用專(zhuān)門(mén)的阻抗計(jì)算軟件SI9000，我們所需做的就是控制特性阻抗的參數(shù)：

 

絕緣層的介電常數(shù)Er、走線(xiàn)寬度W1、W2（梯形）、走線(xiàn)厚度T和絕緣層厚度H。

對(duì)于W1、W2的說(shuō)明：

 

此處的W=W1，W1=W2.

 

規(guī)則：W1=W-A

 

W—-設(shè)計(jì)線(xiàn)寬

 

A—–Etch loss （見(jiàn)上表）

 

走線(xiàn)上下寬度不一致的原因是：PCB板制造過(guò)程中是從上到下而腐蝕，因此腐蝕出來(lái)的線(xiàn)呈梯形。

PCB的可靠性設(shè)計(jì)以及地線(xiàn)設(shè)計(jì)將在下次接著為大家分享。