【導(dǎo)讀】當(dāng)今的電子設(shè)計(jì)領(lǐng)域，CMOS邏輯IC因其低功耗、高集成度和良好的噪聲抑制能力而得到廣泛應(yīng)用。然而，要充分發(fā)揮CMOS邏輯IC的性能優(yōu)勢，確保系統(tǒng)的穩(wěn)定可靠運(yùn)行，必須嚴(yán)格遵守一系列使用注意事項(xiàng)。從本期芝識課堂起，芝子將向大家奉上一份詳細(xì)的設(shè)計(jì)指南，幫助大家更好地避免潛在的設(shè)計(jì)陷阱和故障。
當(dāng)今的電子設(shè)計(jì)領(lǐng)域，CMOS邏輯IC因其低功耗、高集成度和良好的噪聲抑制能力而得到廣泛應(yīng)用。然而，要充分發(fā)揮CMOS邏輯IC的性能優(yōu)勢，確保系統(tǒng)的穩(wěn)定可靠運(yùn)行，必須嚴(yán)格遵守一系列使用注意事項(xiàng)。從本期芝識課堂起，芝子將向大家奉上一份詳細(xì)的設(shè)計(jì)指南，幫助大家更好地避免潛在的設(shè)計(jì)陷阱和故障。
對于未使用輸入引腳的處理
在設(shè)計(jì)和使用CMOS邏輯IC時，正確處理未使用的輸入引腳是確保系統(tǒng)穩(wěn)定性和可靠性的關(guān)鍵步驟。通常而言，所有未使用的輸入端都應(yīng)連接到VCC或GND。
連接到VCC或GND的CMOS邏輯IC的未使用輸入端
對于可配置為輸出端的雙向總線緩沖器來說，任何引腳（如總線引腳）應(yīng)通過上拉電阻器連接到VCC或通過下拉電阻器連接到GND。同時，建議將緩沖器兩端上拉或下拉至相同電位，以避免不必要的電流流動。但是，請保持總線引腳的輸入引腳保持為打開狀態(tài)。
雙向總線緩沖器的未使用的雙向引腳上拉至VCC或下拉至GND
即使采用典型的CMOS邏輯IC，仍會在電源接通瞬間，因寄生電容而產(chǎn)生短暫的浪涌電流。雖然這種電流通常較小（幾毫安量級），但在某些敏感應(yīng)用中仍需注意。通過將未使用的輸入引腳連接到VCC或GND，可以有效降低這種浪涌電流的影響，提高系統(tǒng)可靠性。
另外，由于CMOS邏輯IC具有非常高的輸入阻抗，任何開放的輸入端都可能由于周圍電場的影響而導(dǎo)致錯誤的輸出值。此外，直通電流可能會在VCC和GND的中點(diǎn)流動，從而導(dǎo)致電流增加，這可能會導(dǎo)致器件損壞。除非數(shù)據(jù)手冊中另有說明，否則務(wù)必將這些注意事項(xiàng)應(yīng)用至所有不具有總線保持能力的輸入端。
輸入上升和下降時間規(guī)范
在數(shù)據(jù)表中，針對通用CMOS邏輯集成電路（IC）明確界定了其輸入信號的上升與下降時間標(biāo)準(zhǔn)，這些標(biāo)準(zhǔn)旨在確保IC在預(yù)定的工作環(huán)境下能夠穩(wěn)定且高效地執(zhí)行其功能。遵循這些時間規(guī)范對于防止因輸出信號振蕩等不利現(xiàn)象導(dǎo)致的系統(tǒng)故障至關(guān)重要。
當(dāng)向CMOS邏輯IC的輸入端施加緩慢的上升或下降信時，切換過程中可能會產(chǎn)生顯著的電流峰值。這些峰值電流不僅可能引發(fā)電源電壓（VCC）和地電位（GND）的瞬態(tài)波動（俗稱“彈跳”），還可能進(jìn)一步導(dǎo)致輸出信號的振蕩或功能異常。
為應(yīng)對這一挑戰(zhàn)，可使用帶有施密特觸發(fā)器輸入的IC來緩慢更改輸入。但是如果輸入變化過慢，即使帶有施密特觸發(fā)器輸入的IC仍可能無法抑制電源或信號線上的噪聲，從而導(dǎo)致輸出振蕩或不穩(wěn)定。
下表顯示了每個系列中典型IC的上升和下降時間。
通用CMOS邏輯IC的多個輸出發(fā)生沖突（短路）
與二極管不同，典型CMOS邏輯IC的輸出不能進(jìn)行線或運(yùn)算，除非具有三態(tài)輸出。即使是具有三態(tài)輸出的CMOS邏輯IC，如果同時啟用，也可能會有非預(yù)期電流流動，導(dǎo)致IC劣化。所以在創(chuàng)建電路設(shè)計(jì)時，請確保在任何既定時間都不會啟用多個輸出。此外，如果所有的CMOS邏輯IC都被禁用（即處于高組態(tài)），而沒有被上拉到VCC或下拉到GND，那么不具有總線保持功能的CMOS邏輯IC的輸出就會變得不穩(wěn)定。
僅同一封裝中的門才可以進(jìn)行線與運(yùn)算，以增加驅(qū)動能力（即輸出電流）。但是，建議使用高驅(qū)動IC（IO為±24 mA）。
正確使用CMOS邏輯IC不僅需要理解其電氣特性，還需要關(guān)注實(shí)際應(yīng)用中的細(xì)節(jié)。通過本文提供的指南，設(shè)計(jì)師可以預(yù)防常見的設(shè)計(jì)錯誤，提高電路的整體性能和可靠性。在后續(xù)文章中，們將繼續(xù)探討如何優(yōu)化CMOS邏輯IC的性能和電容連接技巧，敬請期待。
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
無輔助繞組 GaN 反激式轉(zhuǎn)換器如何解決交流/直流適配器設(shè)計(jì)難題
DigiKey和MediaTek強(qiáng)強(qiáng)聯(lián)合，開啟物聯(lián)網(wǎng)邊緣AI和連接功能新篇章
第11講：三菱電機(jī)工業(yè)SiC芯片技術(shù)
