目前，具有低功耗特性的藍牙技術正成為可穿戴設備和對象追蹤或“智能”物聯網應用的標準選擇。藍牙5 （Bluetooth 5）標準預計將以更廣的范圍、更快的速度和超越點對點通訊的能力，進入智能家庭應用。

 

根據Synopsys最近進行的用戶調查顯示，受惠于新的可穿戴設備IC市場貢獻，從2013到2015年的物聯網SoC設計大幅成長。此外，根據Teardown．com的資料，在其于2012至2015年拆解的800多款移動和可穿戴產品中，無線芯片的數量超過了產品的實際數量，表示在一些設計中采用了多顆無線IC。根據這些報告，可穿戴設備和智能硬件應用的成長，帶動外加無線解決方案的設計增加，并為設計人員創造了機會，使其得以透過整合無線功能降低物聯網SoC的成本和功耗。本文介紹在單芯片SoC中整合低功耗藍牙等無線技術的好處，打造具有低功耗藍牙物理層（PHY）和鏈路層IP的完整解決方案。

 

 

在過去的數年內，出現了多種無線技術建置方案（圖1）：

 

· 獨立式RF收發器：在該傳統建置方案中，收發器芯片中包含控制器和PHY，或稱鏈路層和PHY（以藍牙情況而言）。收發器芯片連接至主SoC，其中包含軟件堆棧和應用程序代碼。

 

· 無線網絡處理器：該建置使用整合無線協議堆棧的專用處理器，從而為無線芯片組帶來更多價值，并讓主SoC可將資源專注于應用中。

 

· 全整合式無線SoC：這是一種單芯片的單一建置方案，適用于特定的無線技術，尤其是用于物聯網應用的低功耗藍牙技術。鏈路層和PHY整合于SoC中，以執行所有的軟件堆棧和應用程序代碼。

 

· 無線組合芯片組解決方案：針對移動應用的傳統架構，在單個收發器中結合了數種無線技術，如Wi－Fi和藍牙，收發器并連接至包含數字調制解調器芯片的SoC。所有的軟件、無線堆棧和應用程序代碼均位于外部的非揮發性內存中。

 

 

圖1：藍牙芯片建置選項（來源：TI．com）

 

在決定哪種建置方案能為目標應用帶來最大好處時，工藝技術起著關鍵作用。獨立式RF收發器采用了如180nm的傳統節點。對于無線網絡處理器，無線協議堆棧嵌入于RF收發器中，通常使用成熟的90nm節點。而在整體式無線解決方案中采用40nm和55nm技術的節點正日漸流行，這歸因于可用的嵌入式閃存和混合信號IP（包括無線IP）的結合。這種類似的整體式無線SoC解決方案預計普遍采用28nm節點。其中，協議堆棧、RF收發器以及應用程序代碼則整合于單個SoC中。

 

針對移動應用處理器，無線組合芯片（Combo）解決方案仍是流行的架構，它能利用最先進工藝為芯片面積和成本實現優化。這些系統具有無限制的芯片外內存，可為程序設計人員提供更多資源，但系統中的總芯片數將多達三個，而在其他三種建置方案中的芯片數為1或2。這清楚顯示，當工藝節點能有效搭配可用IP解決方案時，可為無線整合帶來諸多好處，這同時也是全整合式無線SoC系統架構變得普遍的原因所在。

 

 

對于當前的穿戴式設計，如僅用低功耗藍牙實現無線連接的的健身手環，內含一顆SoC透過UART或I2C總線連接至外部的低功耗藍牙IC。類似的，虛擬現實（VR）眼鏡使用標準的藍牙無線網絡處理器與游戲控制器進行通訊。在門鎖、照明和室內定位信標等智能家庭產品中也能發現外部低功耗藍牙芯片組。這些例子顯示將無線功能整合在系統SoC的機會，可帶來更多的成本降低。

 

如果在設計中還包含較高帶寬的無線技術，如Wi－Fi，則可使用整合了多種無線技術、處理器和外部內存的無線組合芯片解決方案。例如，擴增實境（AR）眼鏡需要更高的處理能力，因此，設計人員必須提升類似的移動平臺設計。

 

無線功能正取代傳統上許多靠聯機實現的功能。尤其是低功耗藍牙，它用于診斷和傳送低帶寬信息，而之前傳統使用的是UART、I2C、SPI和USB。

 

 

現在，我們已知道將無線功能整合在單個SoC中所帶來的機會，接下來討論其優缺點。無線網絡處理器（如獨立的低功耗藍牙解決方案）已持續用于認證系統中，簡化了設計的模塊認證過程。這些獨立的低功耗藍牙解決方案不僅能簡化認證過程，還提供了可靠的連接，以及與組件（如天線等）相關的常見系統設計方法。

 

整體式解決方案能夠提供更多益處，包括低功耗、低成本、低延遲以及較小的占位空間，推動市場開始采納和設計完全整體式無線SoC。相較于使用SPI總線，透過AMBA AHB匯流傳送的數據能夠將延遲降低5～10個周期，延長空閑時間因而節省功耗。事實上，在最近發布的微軟（Microsoft）無線功耗研究報告中指出，“在功耗方面具有支配作用的參數并不是主動電流或待機電流，而是在休眠周期結束后重新連接所需的時間，以及RF模塊休眠的程度。”

 

除了功耗和延遲方面的改善外，無線整合方案還能去除完整芯片組、降低封裝成本，以及減少所需的額外接腳和電源管理IP。這將使封裝成本降低0．15美元以上，并減少20～30個用于連接更多無線網絡處理器的接腳。這些節省加上移除重復的電源管理組件、減少PCB面積，能讓整個系統的成本降低更具吸引力。

 

正如在teardown．com報告中提到的，在VR眼鏡等系統中發現了多顆無線IC。藍牙和Wi－Fi通常被結合在單一芯片中，但這些無線技術的要求很不一樣。Wi－Fi支持更高帶寬，而低功耗藍牙則將功率降至最低。Wi－Fi能夠支持高達300Mbps的速度，使用遠超過40～100微瓦（uW）的收發功率，對內存有相當要求。為了支持Wi－Fi的傳輸速率，SoC必須以符合目標工藝技術的電壓作業。而在藍牙5中，低功耗藍牙支持2Mbps的速度，使用的收發功率低于10uW，對于內存的要求更低，電壓也較低，如最新40nm和55nm超低功耗工藝中使用0．9V。

 

整合低功耗藍牙的優點顯而易見，預計整體式無線SoC建置方案會在不遠的將來變得普遍。對于采用55nm和40nm技術而要求極低功耗的物聯網SoC，優勢更加明顯。這類物聯網SoC還會利用電源管理技術、DC－DC降壓轉換器，以及使用厚氧化層等技術，進一步降低工作功耗和泄漏功耗。

 

 

例如，Synopsys針對5G、Wi－Fi、移動LTE與無線802．15．4應用提供范圍廣泛的無線和模擬IP選擇，以及具有優化模擬前端、數據轉換器以及包含PHY和鏈路層IP完整低功耗藍牙IP解決方案的藍牙技術。

 

Synopsys的完整DesignWare藍牙IP解決方案配有PHY和鏈路層，兼容于最新的藍牙規范，PHY支持藍牙5和IEEE 802．15．4標準，可在ZigBee和Thread網絡上實現連接。使用鏈路層，能夠建立與整合數據加密和隨機數生成的安全無線連接，在單個實例中實現8個同步連接，并提供與第三方軟件堆棧和處理器的互操作性。PHY作業在低于1V的電壓下，可獲得更長的電池壽命，包括整合匹配網絡的芯片收發器，以及單個“接腳－天線”（pin－to－antenna）接口和電壓調節器，可降低BOM成本，并簡化系統設計和整合。藍牙PHY可在180nm、55nm和40nm節點上整合，協助設計人員利用先進工藝在功率、面積和性能方面帶來的益處。對于物聯網SoC設計而言，55nm和40nm上的PHY更具優勢，原因在于這些工藝具有極低功耗與較小尺寸的優勢。

 

DesignWare低功耗藍牙IP解決方案通過藍牙技術聯盟（Bluetooth SIG）組織的認證，這對設計人員取得成功至關重要。該IP經歷嚴格的驗證過程，從完整的設計驗證流程，到對產品驗證測試（PVT）的完全特征化，以及與生態系統的互操作性。





推薦閱讀：


6年前的一款U盤大小DNA測序儀終于有了新用途 
淺談晶振負載電容的計算方法以及需要注意的地方 
詳解ADI的MEMS開關技術 
大咖詳談FPGA，簡介、工作原理等 
簡述小型化MEMS傳感器技術