雖然現在已有數家芯片廠商提供符合最新版標準的低功耗藍牙收發器片上系統 (SoC)，但要利用所有新功能卻十分困難。如果從零開始設計，開發人員必須面對相對復雜的射頻外圍電路設計，然后編寫軟件來優化其應用程序，如此才能與制造商經測試和驗證的低功耗藍牙協議軟件（“堆棧”）平穩對接。然后，他們還必須確保無線設計原型合規。雖然可以選擇不需要外圍電路設計和合規性測試的模塊來簡化開發過程，但這會增加成本和解決方案基底面方面的難題。

 

本文通過商業低功耗藍牙芯片和模塊、堆棧、開源應用軟件、參考設計和供應商所提供開發工具的示例，介紹了射頻設計專業知識有限的工程師解決各種挑戰，及最大限度利用無線連接優勢的方法。

 

 

本文章第 1 部分介紹了芯片供應商如何在其低功耗藍牙產品中普遍采用高度集成的 SoC。SoC 幾乎完全基于 2.4 GHz 無線電，搭載 ARM Cortex-M0、M3 或 M4F 嵌入式處理器，使用閃存和 RAM 來存儲堆棧固件和應用軟件。其他片上資源通常包括電源管理，多種外圍設備和 I/O，例如脈沖寬度調制 (PWM)、模數轉換 (ADC) 和一個通用異步接收器/發送器 (UART)。

 

在推出單芯片硬件的同時，芯片供應商正努力為缺乏射頻專業知識的工程師提供參考設計、應用說明和設計工具，來簡化其無線產品的設計工作。當然，擁有一些射頻知識具備一定優勢，但經驗不足的工程師也可以設計和開發功能齊全的無線產品。

 

Cypress Semiconductor 的 CYBL1xx7x 藍牙 4.2 收發器 SoC、設計工具和說明文檔，是供應商提供的此類完整解決方案的很好示例。Cypress 的 SoC 將五個子系統集成到單個集成電路中。這樣，低功耗藍牙解決方案以前需要的很多外設元器件如今不再需要。（圖 1）。

 

圖 1： 低功耗藍牙芯片制造商普遍采取高度集成的 SoC 方法。此類解決方案只需要極少的外設元器件，使用 ARM Cortex-M[x] 處理器運行堆棧和應用代碼。原理圖介紹了 Cypress Semiconductor 的 CYBL1xx7x 低功耗藍牙 SoC。（圖片來源：Cypress Semiconductor）

 

這些子系統中最重要的是 CPU 子系統，通常包括嵌入式 ARM 處理器和存儲塊。直接存儲器訪問 (DMA) 控制器支持在不占用 MCU 資源的情況下執行特定操作。嵌入式 ARM 內核具備諸多優勢。包括廣泛的適用范圍、強大的生態系統，并且支持幾種常見的集成設計環境 (IDE)。內核具有專門設計的低功耗特點，且器件具有足夠的計算開銷，可以同時運行堆棧和復雜的應用代碼。如此，降低了復雜性，并消除了獨立應用處理器的成本和空間需求。

 

CYBL1xx7x 的低功耗藍牙子系統包括鏈路層 (LL) 引擎和物理層 (PHY)。（請參閱本文第 1 部分，了解更多關于堆棧的詳細信息。）LL 引擎支持藍牙中心和外圍功能。射頻收發器包含一個集成平衡不平衡轉換器，該轉換器用作單端射頻端口引腳，通過匹配網絡驅動 50 Ω 天線端子（見下文）。可通過編程實現所需輸出功率，以滿足具體應用程序，輸出功率范圍為 –18 dBm 至 +3 dBm。

 

Cypress SoC 的其他子系統包括系統資源，如電源管理和時鐘控制、外設和 I/O。所選的外設和 I/O 很大程度上都匹配低功耗藍牙 SoC 的典型傳感器應用。

 

盡管 Cypress CYBL1xx7x 等 SoC 包含實現完整低功耗藍牙解決方案的所有硬件（和固件），但僅將芯片焊接到印刷電路板并通電不太可能形成有效的解決方案。與所有射頻設計一樣，功能完備的系統需要由無源元器件構成的附加匹配電路（圖 2）。

 

圖 2： 許多低功耗藍牙 SoC 高度集成，減少了實現良好運行性能所需的外部元器件的數量，如 Texas Instruments 的 CC2640 SoC 的應用電路所示。然而，外部電路的設計仍然很棘手，推薦參考制造商提供的參考設計。（圖片來源：Texas Instruments）

 

區分優劣射頻電路的關鍵參數是電路阻抗 (Z)。在使用 2.4 GHz 無線電等高頻率時，射頻電路跡線上某一點的阻抗與跡線的特征阻抗 (Z0) 有關，而特征阻抗又取決于印刷電路板基底和電路跡線尺寸、與負載間的距離及負載的阻抗。

 

實際上，當負載阻抗 (ZL)（在發射系統中是天線，在接收系統中是低功耗藍牙 SoC）等于 Z0 時，跡線上距離負載任意間距處測得的阻抗 (Z) 均相同。其結果是，線路損耗降到最小，實現發射器與天線間的最大功率傳輸。鑒于此，通常使用匹配網絡來確保射頻器件的阻抗等于跡線的特征阻抗。

 

供應商在優化低功耗藍牙 SoC 的性能時，將基于芯片所連接的跡線具有 50 Ω 的特征阻抗這一假設。為此，SoC 集成了標稱阻抗為 50 Ω 的平衡不平衡轉換器。然而，與外部電路的調諧通常需要確保 SoC 的阻抗精確到 50 Ω。使用包括分流電感器和串聯電容器的電路來實現調諧（反義亦然，具體取決于補償前測得的阻抗值）。

 

天線的類型取決于應用：例如，無線鼠標等低功耗藍牙應用需要相對較短的射頻范圍和帶寬。在這種情況下，常見的解決方案是使用曲流倒 F 天線 (MIFA)。MIFA 使用印刷電路板跡線成形。基底面小，價格實惠，具有中等增益（圖 3）。

 

然而，通過語音識別應用實現的遠程控制需要更大的范圍和帶寬，使有線天線成為更好的選擇。其提供比 MIFA 更大的范圍和增益，但需要權衡成本和空間。

 

圖 3： MIFA 天線是低功耗藍牙應用的常見解決方案，因為它可以使用印刷電路板跡線成形，基底面小，價格實惠并提供中等增益。（圖片來源：Cypress Semiconductor）

 

大多數低功耗藍牙 SoC 都包含一個阻容 (RC) 電路來提供 16 或 32 kHz 的信號用于定時。這是一種價格實惠、能效高的選擇。如果需要更高的定時精度，則必須添加一個外部 32.768 kHz 晶體振蕩器 (XTAL)。此外，通常需要外部高頻 16 或 32 MHz XTAL 來提供參考頻率和系統時鐘。

 

 

使用分立元件設計低功耗藍牙電路具有一些優勢，特別是較低的物料清單 (BoM) 以及更多地節省空間。然而，此設計方法易出錯，會損害產品性能，并且更加難以符合規范。

 

幸運的是，低功耗藍牙 SoC 制造商提供的參考設計大有助益。適合從可穿戴設備到遙控和信標的眾多常見應用。遵從參考設計是首個原型獲得合理性能的好方法，更容易針對特定應用進行優化。

 

另一種方法是使用第三方模塊。這樣做的好處很多。這些裝置通常采用相同的低功耗藍牙 SoC，以 SoC 為基礎進行分立設計，優化外部元器件和電路以實現所需性能，最重要的是模塊大多能夠通過藍牙 SIG 和 FCC（例如）認證。缺點也很多。成本更高（取決于體積）、尺寸更大、更加依賴單個供應商及其量產能力、以及（有時）可用引腳數量相對于模塊所基于的 SoC 有所減少。

 

模塊通常由多種開發工具支持。u-blox 的 NINA-B111 藍牙 4.2 收發器模塊是可用模塊的典型示例。模塊基于 Nordic Semiconductor nRF52832 SoC，并且與 Bluetooth 4.2 完全兼容。除 Nordic SoC 外，模塊還配有內置天線（或通過專用引腳連接的外部天線），并包含 32 MHz 和 32.786 kHz 晶體振蕩器（圖 4）。范圍規格為 300 米以上，模塊通過藍牙 SIG 和國際射頻合規性的全球認證。NINA-B111 采用 10 x 14 mm 封裝（內置天線型號）。

 

圖 4：u-blox 的 NINA-B111/2 是經過測試和認證的低功耗藍牙模塊，無需硬件開發，并提供了若干方法來簡化軟件開發。（使用 Digi-Key Scheme-it® 繪制的原理圖。圖片來源：u-blox）