圖4顯示的是同相放大器，此時digiPOT相當于電位計，可通過反饋調整增益。由于部分輸出會反饋, R_AW/(R_WB + R_AW),應等于輸入，理想增益為：

 

圖4.電位計模式中的同相放大器

 

該電路的增益與R_AW, 成反比R_AW接近零時會迅速上升，顯示出雙曲線傳遞函數(shù)特性。為了限制最大增益，可插入一個電阻與R_AW（位于增益公式的分母內）串聯(lián)

 

如果需要線性增益關系，可以采用可變電阻器模式以及固定外部電阻，如圖5所示，增益現(xiàn)定義如下：

 

圖5.可變電阻器模式中的同相放大器

 

將低電容端（最新器件中為W引腳）連接至運算放大器輸入可獲得最佳性能.

 

digiPOT用于信號放大的優(yōu)勢

 

圖4和圖5所示的電路具有高輸入阻抗和低輸出阻抗，可工作于單極性和雙極性信號。digiPOT可用于游標操作，采用固定外部電阻在更小的范圍內提供更高的分辨率，還可用于運算放大器電路，信號有無反轉均可。此外，digiPOT的溫度系數(shù)較低，電位計模式時通常為5 ppm/°C，可變電阻器模式時則為35 ppm/°C。

 

digiPOT用于信號放大的限制

 

處理交流信號時，digiPOT的性能受帶寬和失真的限制。受寄生器件影響，帶寬是指在小于3 dB衰減時能夠通過digiPOT的最大頻率。總諧波失真 (THD)（此處定義為后四個諧波的rms之和與輸出基波值的比值）是信號通過器件時衰減的量度。這些規(guī)格涉及的性能限制由內部digiPOT架構決定。通過分析，我們可以更好地全面了解這些規(guī)格，減少其負面

 

內部架構已從傳統(tǒng)的串聯(lián)電阻陣列（如圖6a所示）發(fā)展至分段式架構（如圖6b所示）。主要的改進是減少了所需內部開關的數(shù)量。第一種情況采用串行拓撲結構，開關數(shù)量為N = 2n是分辨率的位數(shù)。n = 10,時，需要1024個開關

 

圖6. a)傳統(tǒng)架構，b)分段式架構

 

專有（專利）分段式架構采用級聯(lián)連接，可以最大限度地減少開關總數(shù)。圖6b的例子顯示的是兩段式架構，由兩種類型的模塊組成，即左側的MSB和右側的LSB。

 

左側上下模塊是一串用于粗調位數(shù)的開關（MSB段）。右側模塊是一串用于精調位數(shù)的開關（LSB段）。MSB開關粗調后接近RA/RB比。LSB串的總電阻等于MSB串中的單個阻性元件，LSB開關可對主開關串上的任一點進行比率精調。A和B MSB開關為互補碼。

 

分段式架構的開關數(shù)量為:

 

     N = 2^{m + 1} + 2^{n – m},

 

其中n是總位數(shù)，m是MSB字的分辨率位數(shù)。例如n = 10 and m = 5, 則需要96個開關。

 

分段式方案需要的開關數(shù)少于傳統(tǒng)開關串:

 

     兩者相差的開關數(shù) = 2ⁿ – (2^m + 1 + 2^{n – m})

 

在該例中，節(jié)省的數(shù)量為

 

     1024 – 96 = 928!

 

兩種架構都必須選擇不同電阻值的開關，充分考慮到模擬開關中的交流誤差源。這些CMOS（互補金屬氧化物半導體）開關由并行P溝道和N溝道MOSFET構成。這種基本雙向開關可以保持相當恒定的電阻(RON) 信號可達完整的供電軌.

 

帶寬

 

圖7顯示的是影響CMOS開關交流性能的寄生器件。

 

圖7.CMOS開關模式

 

C_DS = 漏極-源級電容; C_D = 漏極-柵級 + 漏極-體電容;C_S = 源級-柵級 + 源級-體電容.

 

傳遞關系如以下公式定義，其中包含的假設為:

 

● 源阻抗為 0 ?

● 無外部負載影響

● 無來自C_DS的影響

● R_LSB  << R_MSB

 

 

其中:

 

R_DAC是設定電阻

 

R_POT是端對端電阻

 

C_DLSB是LSB段的總漏極-柵級 + 漏極-體電容

 

C_SLSB是LSB段的總源級-柵級 + 源級-體電容

 

C_DMSB是MSB開關的漏極-柵級 + 漏極-體電容

 

C_SMSB是MSB開關的源級-柵級 + 源級-體電容

 

m_off是信號MSB路徑的斷開開關數(shù)量

 

m_on是信號MSB路徑的接通開關數(shù)量

 

傳遞公式受各種因素影響，與代碼存在一定關聯(lián)，因此我們采用以下額外假設來簡化公式

 

C_DMSB + C_SMSB = C_DSMSB

 

C_DLSB + C_SLSB  >> C_DSMSB

 

(C_DLSB + C_SLSB) = C_W (詳見數(shù)據(jù)手冊)

 

C_DS對傳遞公式沒有影響，但由于其出現(xiàn)的頻率通常比極點高的多RC 低通濾波器是主要的響應。理想的近似簡化公式為：

 

 

帶寬(BW)定義為:

 

 

其中CL是負載電容.

 

BW與代碼有關，最差的情況是代碼在半量程時，AD5292的數(shù)字值為2₉= 512，AD5291的數(shù)字值為2₇ = 128)。圖8顯示的是低通濾波效應，它受代碼影響，在不同標稱電阻與負載電容值時會發(fā)生變化.

 

圖8.各種電阻值的最大帶寬與負載電容

 

PC板的寄生走線電容也應加以考慮，否則最大帶寬會低于預期值，走線電容可以采用以下公式簡單計算：

 

 

其中

 

εR是板材的介電常數(shù)

 

A是走線區(qū)域(cm2)

 

d是層間距(cm)

 

如，假設FR4板材有兩個信號層和電源/接地層, εR = 4, 走線長度 = 3 cm寬度 = 1.2 mm, 層間距 = 0.3 mm; t則總走線電容約為 4 pF.

 

失真

 

THD用于量化器件作為衰減器的非線性。該非線性由內部開關及其隨電壓變化的導通電阻 R_ON而產生。圖9所示為放大的幅度失真示例.

 

圖9.失真

 

與單個內部無源電阻相比，開關的R_ON很小，其在信號范圍內的變化則更小。圖10顯示的是典型的導通電阻特性。

 

圖10.CMOS電阻

 

電阻曲線取決于電源電壓軌，電源電壓最大時，內部開關的R_ON 變化最小。電源電壓降低時，R_ON 變化和非線性都會隨之增加。圖11對比了低壓digiPOT在兩種供電電平下的R_ON

 

圖11.開關電阻變化與電源電壓的關系

 

HD取決于各種因素，因此很難量化，若假設R_ON,的變化為10%，則以下公式可用于近似計算:

 

 

一般說來，標稱digiPOT電阻(R_POT),越大，則分母越大，THD就越小.

 

權衡

 

R_POT增加后，失真和帶寬都會隨之降低，所以改進一項指標的同時必定會犧牲另一項。因此，電路設計人員必須在兩者之間做出適當?shù)臋嗪狻＿@也關系到器件的設計水平，因為IC設計人員必須平衡設計公式中的各個參數(shù):

 

 

其中

 

C_OX是氧化電容

 

μ是電子(NMOS)或空穴(PMOS)的遷移常數(shù)

 

W是寬度

 

L是長度

 

偏置

 

從實用的角度來看，我們必須充分發(fā)揮各項特性。digiPOT通過容性耦合衰減交流信號時，若信號偏置達到電源的中值，則失真最小。這意味著開關工作在電阻特性線性最強的部分.

 

一種方法是采用雙電源供電，只需將電位計接地至電源共模端，信號便會產生正負向擺動。如果需要單電源供電，或者某些digiPOT不支持雙電源時，可以采用另一種方法，即添加V_DD/2的失調電壓至交流信號。該失調電壓必須添加到兩個電阻端，如圖12所示。

 

圖12.單電源供電交流信號調理

 

若需要使用信號放大器，雙電源供電的反相放大器優(yōu)于同相放大器（如圖13所示），原因有以下兩項:

 

● THD性能更佳，因為反相引腳的虛地可將開關電阻集中在電壓范圍中間。

● 因為反相引腳位于虛地，所以幾乎取消了游標電容 C_DLSB,令帶寬增幅較?。ū仨氉⒁怆娐贩€(wěn)定性）.

 

圖13.采用反相放大器digiPOT可調整放大

 

附錄——關于AD5291/AD5292

 

256/1024位數(shù)字電位計精度為1%，可編程20次

 

The AD5291/AD5292數(shù)字電位計，如圖14所示，具有256/1024位分辨率。端對端電阻有20 kΩ、50 kΩ和100 kΩ可供選擇，誤差優(yōu)于1%，溫度系數(shù)在可變電阻器模式下時為35 ppm/°C，分壓器 模式下時為5 ppm/°C（比率）。這些器件可實現(xiàn)與機械電位計相同的電子調整功能，但尺寸更小且更可靠。其游標位置可通過SPI兼容接口調整。在熔斷熔絲，將游標位置固定（此過程類似于將環(huán)氧樹脂涂在機械式調整器上）之前，可進行無限次調整。“去除環(huán)氧樹脂”過程最多可以重復20次。AD5291/AD5292采用9 V至33 V單電源或±9 V至±16.5 V雙電源，功耗8 μW。采用14引腳TSSOP封裝，工作溫度范圍為–40°C至+105°C

 

圖14.AD5291/AD5292功能框圖

 

 

推薦閱讀：