<abbr id="kc8ii"><menu id="kc8ii"></menu></abbr>
  • <input id="kc8ii"><tbody id="kc8ii"></tbody></input><table id="kc8ii"><source id="kc8ii"></source></table><kbd id="kc8ii"></kbd>
    <center id="kc8ii"><table id="kc8ii"></table></center>
  • <input id="kc8ii"></input>
    <abbr id="kc8ii"></abbr>
  • <abbr id="kc8ii"></abbr>
  • <center id="kc8ii"><table id="kc8ii"></table></center>
    <abbr id="kc8ii"></abbr>
    你的位置:首頁(yè) > 互連技術(shù) > 正文

    大咖秀 | PLD/FPGA結(jié)構(gòu)與原理,其實(shí)很簡(jiǎn)單

    發(fā)布時(shí)間:2018-03-22 責(zé)任編輯:lina

    【導(dǎo)讀】采用這種結(jié)構(gòu)的PLD芯片有:Altera的MAX7000,MAX3000系列(EEPROM工藝),Xilinx的XC9500系列(Flash工藝)和Lattice,Cypress的大部分產(chǎn)品(EEPROM工藝)。


    一.基于乘積項(xiàng)(Product-Term)的PLD結(jié)構(gòu)
    采用這種結(jié)構(gòu)的PLD芯片有:Altera的MAX7000,MAX3000系列(EEPROM工藝),Xilinx的XC9500系列(Flash工藝)和Lattice,Cypress的大部分產(chǎn)品(EEPROM工藝)
     
     
    我們先看一下這種PLD的總體結(jié)構(gòu)(以MAX7000為例,其他型號(hào)的結(jié)構(gòu)與此都非常相似):
     
    圖1 基于乘積項(xiàng)的PLD內(nèi)部結(jié)構(gòu)
     
    這種PLD可分為三塊結(jié)構(gòu):宏單元(Marocell),可編程連線 (PIA)和I/O控制塊。 宏單元是PLD的基本結(jié)構(gòu),由它來實(shí)現(xiàn)基本的邏輯功能。圖1中蘭色部分是多個(gè)宏單元的集合(因?yàn)楹陠卧^多,沒有一一畫出)。可編程連線負(fù)責(zé)信號(hào)傳遞,連 接所有的宏單元。I/O控制塊負(fù)責(zé)輸入輸出的電氣特性控制,比如可以設(shè)定集電極開路輸出,擺率控制,三態(tài)輸出等。 圖1 左上的INPUT/GCLK1,INPUT/GCLRn,INPUT/OE1,INPUT/OE2 是全局時(shí)鐘,清零和輸出使能信號(hào),這幾個(gè)信號(hào)有專用連線與PLD中每個(gè)宏單元相連,信號(hào)到每個(gè)宏單元的延時(shí)相同并且延時(shí)最短。
     
    宏單元的具體結(jié)構(gòu)見下圖:
     
    圖2 宏單元結(jié)構(gòu)
     
    左側(cè)是乘積項(xiàng)陣列,實(shí)際就是一個(gè)與或陣列,每一個(gè)交叉點(diǎn)都是一個(gè)可編程 熔絲,如果導(dǎo)通就是實(shí)現(xiàn)“與”邏輯。后面的乘積項(xiàng)選擇矩陣是一個(gè)“或”陣列。兩者一起完成組合邏輯。圖右側(cè)是一個(gè)可編程D觸發(fā)器,它的時(shí)鐘,清零輸入都可 以編程選擇,可以使用專用的全局清零和全局時(shí)鐘,也可以使用內(nèi)部邏輯(乘積項(xiàng)陣列)產(chǎn)生的時(shí)鐘和清零。如果不需要觸發(fā)器,也可以將此觸發(fā)器旁路,信號(hào)直接 輸給PIA或輸出到I/O腳。
     
    二.乘積項(xiàng)結(jié)構(gòu)PLD的邏輯實(shí)現(xiàn)原理
    下面我們以一個(gè)簡(jiǎn)單的電路為例,具體說明PLD是如何利用以上結(jié)構(gòu)實(shí)現(xiàn)邏輯的,電路如下圖:
     
    圖3
     
    假設(shè)組合邏輯的輸出(AND3的輸出)為f,則f=(A+B)*C*(!D)=A*C*!D + B*C*!D ( 我們以!D表示D的“非”)
     
    PLD將以下面的方式來實(shí)現(xiàn)組合邏輯f:
     
    圖4
     
    A,B,C,D由PLD芯片的管腳輸入后進(jìn)入可編程連線陣列 (PIA),在內(nèi)部會(huì)產(chǎn)生A,A反,B,B反,C,C反,D,D反8個(gè)輸出。圖中每一個(gè)叉表示相連(可編程熔絲導(dǎo)通),所以得到:f= f1 + f2 = (A*C*!D) + (B*C*!D) 。這樣組合邏輯就實(shí)現(xiàn)了。 圖3電路中D觸發(fā)器的實(shí)現(xiàn)比較簡(jiǎn)單,直接利用宏單元中的可編程D觸發(fā)器來實(shí)現(xiàn)。時(shí)鐘信號(hào)CLK由I/O腳輸入后進(jìn)入芯片內(nèi)部的全局時(shí)鐘專用通道,直接連接 到可編程觸發(fā)器的時(shí)鐘端。可編程觸發(fā)器的輸出與I/O腳相連,把結(jié)果輸出到芯片管腳。這樣PLD就完成了圖3所示電路的功能。(以上這些步驟都是由軟件自 動(dòng)完成的,不需要人為干預(yù))
     
    圖3的電路是一個(gè)很簡(jiǎn)單的例子,只需要一個(gè)宏單元就可以完成。但對(duì)于一個(gè)復(fù)雜的電路,一個(gè)宏單元是不能實(shí)現(xiàn)的,這時(shí)就需要通過并聯(lián)擴(kuò)展項(xiàng)和共享擴(kuò)展項(xiàng)將多個(gè)宏單元相連,宏單元的輸出也可以連接到可編程連線陣列,再做為另一個(gè)宏單元的輸入。這樣PLD就可以實(shí)現(xiàn)更復(fù)雜邏輯。
     
    這種基于乘積項(xiàng)的PLD基本都是由EEPROM和Flash工藝制造的,一上電就可以工作,無需其他芯片配合。
     
     
     
    推薦閱讀:
    大聯(lián)大世平集團(tuán)推出基于TI產(chǎn)品的低功耗智能門鎖解決方案 
    開關(guān)穩(wěn)壓器和ADC之間一些低噪設(shè)計(jì) 
    如何解決模擬輸入IEC系統(tǒng)保護(hù)問題?
    要采購(gòu)觸發(fā)器么,點(diǎn)這里了解一下價(jià)格!
    特別推薦
    技術(shù)文章更多>>
    技術(shù)白皮書下載更多>>
    熱門搜索
    ?

    關(guān)閉

    ?

    關(guān)閉

    大桥久未无码吹潮在线观看| 久クク成人精品中文字幕| 国产精品多人p群无码 | 亚洲AV中文无码乱人伦在线观看| 亚洲日本中文字幕区| 亚洲精品~无码抽插| 精品久久久久久无码人妻热| 中文字幕久久精品| 丰满人妻AV无码一区二区三区| 日本乱中文字幕系列观看| 无码国产精品一区二区免费vr| 亚洲中文字幕一二三四区苍井空| 熟妇人妻中文a∨无码| 亚洲AV无码专区日韩| 伊人久久无码中文字幕| 亚洲 日韩经典 中文字幕| 亚洲Av永久无码精品三区在线| 中文文字幕文字幕亚洲色| 无码人妻AV免费一区二区三区 | 亚洲无av在线中文字幕| 亚洲国产精品无码专区在线观看| 亚洲AV无码乱码在线观看| 国产成人精品一区二区三区无码| 日韩电影无码A不卡| 亚洲成av人片在线观看无码不卡| 无码国产精品一区二区免费式直播| 一本色道无码道DVD在线观看| 中中文字幕亚洲无线码| 亚洲av无码不卡| 免费中文字幕视频| 天天爽亚洲中文字幕| 狠狠躁天天躁无码中文字幕图| 免费无码国产在线观国内自拍中文字幕 | 国产午夜无码精品免费看| 日本无码色情三级播放| 中文无码成人免费视频在线观看| 人妻少妇乱子伦无码视频专区| 亚洲视频无码高清在线| 久久久久久久久久久久中文字幕| 国产高清无码二区 | 无码人妻精品中文字幕|