圖1. 基帶、帶通與寬帶，FSAMPLE = 200 MSPS。

 

基帶設計要求的帶寬是從直流（或低kHz/MHz區）到轉換器的奈奎斯特頻率。用相對帶寬表示的話，這意味著大約100 MHz或以下，假定采樣速率為200 MSPS。這類設計可以采用放大器或變壓器/巴倫。

 

帶通設計意味著在高中頻時只會使用轉換器帶寬的一小部分（即小于奈奎斯特頻率）。例如，還是假定采樣速率為200 MSPS，可能只需要20-60MHz帶寬，以170 MHz為中心。不過，隨著新一代GSPS轉換器類型產品的發布，市場呈現出向更高中頻發展的趨勢。因此，上述示例中的數值可能會多填充一個0。本質上講，設計人員只需利用轉換器帶寬的一小部分就能完成工作。這種設計通常使用變壓器或巴倫。不過，如果較高頻率下的動態性能足夠并且需要增益，也可以使用放大器。

 

寬帶設計通常指需要全部帶寬的設計。轉換器能夠提供多少帶寬，用戶就會使用多少帶寬——供大于求！在三種設計中，這種設計的帶寬最寬，因而是最具挑戰性的前端設計。如果設計要求整個通帶的平坦度為0.1dB，則更具挑戰性。這類應用的帶寬范圍為直流或低kHz/MHz區至+GHz區。此類設計常常采用寬帶巴倫耦合到轉換器。

 

關于帶寬的說明

 

術語"帶寬"在工程領域中遭到濫用，根據應用的不同，帶寬的含義在不同設計人員看來可能完全不同。在本文中，轉換器的全功率帶寬與轉換器的可用帶寬或采樣帶寬是不同的。全功率帶寬是轉換器用于精確捕獲信號以及內置前端正確建立所需要的帶寬。在多數情況下，轉換器的采樣帶寬目標是在大約兩個奈奎斯特區撥入。轉換器通常也是以這種方式在其交流頻率規格范圍內進行表征。

 

設計人員在轉換器指定區域外選擇中頻并不是個明智的選擇，因為系統的交流性能結果會存在較大差異，盡管轉換器數據手冊中說明了額定分辨率和性能，或顯示的全功率帶寬遠大于轉換器本身的采樣帶寬（可能是其兩倍）。設計應圍繞采樣帶寬展開。所有設計都應當避免使用額定全功率帶寬的某一或全部最高頻率部分，否則動態性能(SNR/SFDR)會下降。為了確定高速模數轉換器的采樣帶寬，請查閱數據手冊，或者咨詢應用支持人員，因為有時候采樣帶寬并未明確給出。通常，數據手冊會規定甚至列出轉換器采樣帶寬內經過生產測試、能夠保證額定性能的頻率。然而，需要對行業中的這些帶寬術語做出更好的說明和定義。

 

了解轉換器帶寬和精度

 

所有的ADC都存在建立時間不精確的問題。記住，轉換器的內部前端必須具有足夠的帶寬(BW)，才能精確地對信號進行采樣。否則，累積誤差將大于上文所述的結果。一般而言，一個ADC的內部前端必須在半個采樣時鐘周期內建立（0.5/fs，其中fs =采樣頻率），這樣才能提供對內模擬信號捕捉的精確表達。因此，對于一個12位ADC（采樣速率為2.5 GSPS，滿量程輸入范圍(VFS)為1.3 V p-p）來說，全功率帶寬(FPBW)可通過下列瞬態公式推導：

 

 

求解 t:

 

 

代入 τ = 1/(2 × π × FPBW)，一個時間常數，求解FPBW：

 

 

令 t = 0.5/fs。這是樣本建立所需的時間，其中采樣周期為1/fs:

 

 

這樣會使ADC內部前端FPBW所需的帶寬最小。轉換器內部前端需要這一大小的帶寬，以建立至1 LSB以內并正確采樣模擬信號。這將需要通過數個時間常數來滿足這類ADC的1 LSB精度要求，其中1個時間常數等于24 ps或：

 

 

要了解ADC滿量程范圍內達到LSB大小要求所需的時間常數數量，就需要找出滿量程誤差%或VFSE。或1 LSB = VFS/(2N)，其中N =位數；或

 

 

表1列出了不同分辨率的轉換器與各自的位數、LSB大小和VFSE的關系細分表。

 

表1. 轉換器分辨率明細表

 

通過描繪歐拉數或eτ，可以繪出一條曲線，以便每次通過時間常數都能方便地看出相對誤差。從圖2可見，12位ADC樣本建立至大約1 LSB以內需時8.4個時間常數。

 

圖2. 轉換器采樣精度與時間常數數量：ADC精確建立至½ LSB以內所需要的時間常數數量。

 

設計人員可通過這種分析來估算轉換器能處理的最大模擬輸入頻率或采樣帶寬，并依舊建立至1 LSB誤差以內。超出這個范圍，則ADC無法精確表示信號。因此：

 

 

記住，這里表示的是最佳情形，并假定采用單極點ADC前端。并非所有現實中的轉換器都以這種方式工作，但這是一個很好的開端。

 

例如，上文描述的模型最高可適用至12位。但針對14或16位以及更高位則需要采用二階模型，因為細微的影響可使建立時間擴展至預測的一階模型以外。

 

本文轉載自亞德諾半導體。

 

推薦閱讀：